OS-5-Pretest

วงจรพฤติกรรมทางพลวัตของโปรเซสในระบบปฏิบัติการ มักจะมีการสลับสถานะไปมาระหว่างสองสภาวะหลัก สภาวะที่โปรเซสหยุดการประมวลผลทางคณิตศาสตร์เพื่อรอรับข้อมูลจากระบบเครือข่าย เรียกว่าอะไร

• CPU Burst

• I/O Burst

• Context Switch

• Dispatch Latency

หากนักศึกษากำลังพัฒนาซอฟต์แวร์สำหรับ "เรนเดอร์กราฟิกแอนิเมชันสามมิติ" ซอฟต์แวร์ลักษณะนี้จะถูกจัดอยู่ในกลุ่มโปรเซสประเภทใด และมีพฤติกรรมรันไทม์อย่างไร

• I/O-bound Process ซึ่งมีวงจร CPU Burst สั้นและเกิดขึ้นถี่มาก

• I/O-bound Process ซึ่งใช้เวลาส่วนใหญ่ไปกับการรอคอยหน่วยความจำสำรอง

• CPU-bound Process ซึ่งมีวงจร CPU Burst ยาวนานต่อเนื่องในการคำนวณ

• CPU-bound Process ซึ่งไม่จำเป็นต้องมีการสลับบริบทการทำงานเลยตลอดวงจรชีวิต

จากการศึกษาเชิงปริมาณทางวิศวกรรมคอมพิวเตอร์ กราฟพฤติกรรมความถี่ของ CPU Burst มักมีลักษณะเป็นเส้นโค้งเอกซ์โพเนนเชียลผกผัน (Exponential Curve) ลักษณะของกราฟนี้สะท้อนข้อเท็จจริงใดของระบบ

• ระบบจะมีโปรเซสที่ใช้เวลา CPU Burst ขนาดสั้นเป็นจำนวนมาก และโปรเซสที่ใช้ CPU Burst ขนาดยาวเป็นจำนวนน้อย

• ระบบจะมีโปรเซสที่ใช้เวลา CPU Burst ขนาดยาวเป็นจำนวนมาก และโปรเซสที่ใช้ CPU Burst ขนาดสั้นเป็นจำนวนน้อย

• ระบบจะมีจำนวน CPU Burst และ I/O Burst เกิดขึ้นสลับกันในอัตราส่วนที่เท่ากันเสมอ

• ระบบจะไม่มีพฤติกรรมการเกิด I/O Burst เลยหากเป็นเครื่องเซิร์ฟเวอร์ประสิทธิภาพสูง

เหตุการณ์ความเปลี่ยนแปลงทางพลวัตในข้อใด ที่จะส่งผลให้ "ตัวจัดคิวระยะสั้น (Short-term Scheduler)" ถูกเรียกขึ้นมาทำงานเพื่อประเมินและคัดเลือกโปรเซสใหม่ทันที

• เมื่อโปรเซสกำลังประมวลผลลูปคำสั่งทางคณิตศาสตร์อย่างต่อเนื่อง

• เมื่อโปรเซสกำลังทำการอ่านข้อมูลจากแฟ้มข้อมูลบนฮาร์ดดิสก์

• เมื่อโปรเซสเปลี่ยนสถานะจาก Waiting ไปสู่ Ready เนื่องจากอุปกรณ์ฮาร์ดแวร์ส่งข้อมูลเสร็จสิ้น

• เมื่อโปรเซสเริ่มทำการจองพื้นที่หน่วยความจำแรมแบบพลวัตใน Heap Segment

ในกลไกการทำงาน 3 ขั้นตอนของ "ตัวจ่ายงาน (Dispatcher)" เหตุใดจึงต้องมีขั้นตอน Switching to User Mode เพื่อสับเปลี่ยน Mode Bit จากเลข 0 กลับไปเป็นเลข 1 เสมอก่อนส่งมอบซีพียู

• เพื่อให้โปรเซสของผู้ใช้งานสามารถเข้าไปอ่านข้อมูลในพื้นที่ Kernel Space ได้โดยตรง

• เพื่อล้างข้อมูลที่ค้างอยู่ในหน่วยความจำแคชของโปรเซสเดิมออกทั้งหมด

• เพื่อจำกัดสิทธิ์ความปลอดภัย ไม่ให้โปรเซสผู้ใช้สามารถประมวลผลคำสั่งที่ควบคุมฮาร์ดแวร์ระดับต่ำได้

• เพื่อเพิ่มความเร็วในการสลับบริบท (Context Switch) ให้ทำงานเสร็จภายในรอบสัญญาณนาฬิกาเดียว

หากวิศวกรเลือกระบบปฏิบัติการที่ใช้นโยบาย "การจัดคิวแบบไม่แทรกแซงสิทธิ์ (Non-preemptive Scheduling)" และมีโปรแกรมหนึ่งเกิดข้อผิดพลาดค้างอยู่ในลูปไม่รู้จบ (Infinite Loop) ผลลัพธ์เชิงสถาปัตยกรรมที่จะเกิดขึ้นคือข้อใด

• ระบบปฏิบัติการจะตัดสิทธิ์และดึงโปรแกรมนั้นออกจากซีพียูโดยอัตโนมัติภายในเสี้ยววินาที

• ระบบปฏิบัติการและโปรแกรมอื่นทั้งหมดจะหยุดชะงักและค้างตามไปด้วย เนื่องจากตัวจัดคิวไม่สามารถเข้าไปยึดซีพียูคืนได้กลางคัน

• ตัวจ่ายงาน (Dispatcher) จะสลับโปรแกรมนั้นให้ไปทำงานบนซีพียูแกนอื่นที่ว่างอยู่

• ฮาร์ดแวร์จะส่งสัญญาณขัดจังหวะเพื่อทำลายโปรแกรมนั้นทิ้งทันที

กำหนดให้โปรเซส 3 ตัวเดินทางมาถึง Ready Queue ณ เวลา 0 มิลลิวินาทีพร้อมกัน โดย P1 ต้องการเวลาซีพียู 9 ms, P2 ต้องการ 3 ms และ P3 ต้องการ 3 ms หากระบบใช้อัลกอริทึม "มาก่อนได้ก่อน (FCFS)" ค่าเฉลี่ยเวลารอคอย (Average Waiting Time) ของระบบนี้จะมีค่าเท่าใด? (สมมติลำดับคิวคือ P1, P2, P3)

• 5 มิลลิวินาที

• 7 มิลลิวินาที

• 9 มิลลิวินาที

• 15 มิลลิวินาที

ปรากฏการณ์ "ขบวนรถไฟบรรทุกสินค้า (Convoy Effect)" ซึ่งเป็นข้อจำกัดร้ายแรงทางสถาปัตยกรรมของอัลกอริทึมแบบ FCFS อธิบายสภาวะการคอขวดที่เกิดขึ้นในลักษณะใด

• โปรเซสขนาดใหญ่ประเภท CPU-bound จำนวนมาก ต้องรอคอยโปรเซสสั้นประเภท I/O-bound เพียงตัวเดียว

• โปรเซสขนาดสั้นประเภท I/O-bound จำนวนมาก ต้องรอคอยโปรเซสขนาดใหญ่ประเภท CPU-bound เพียงตัวเดียว

• โปรเซสทุกตัวในคิว Ready ถูกสลับให้ทำงานหมุนเวียนไปพร้อม ๆ กันจนระบบล่าช้า

• ฮาร์ดแวร์ซีพียูเกิดความร้อนสูงจนต้องลดความเร็วสัญญาณนาฬิกาลง

กำหนดให้ใช้อัลกอริทึม "งานสั้นได้ทำก่อน แบบแทรกแซงสิทธิ์ (SJF Preemptive หรือ SRTF)" โดยมี P1 มาถึงระบบ ณ เวลา 0 ms (ต้องการซีพียู 10 ms) และ P2 มาถึงระบบ ณ เวลา 2 ms (ต้องการซีพียู 4 ms) ณ เสี้ยวเวลาที่ 2 ms จะเกิดเหตุการณ์ทางสถาปัตยกรรมใดขึ้นในซีพียู

• P1 จะรันต่อไปจนจบ เพราะมาถึงคิวก่อนและยังทำงานไม่เสร็จ

• P1 จะถูกแทรกแซงสิทธิ์ และ P2 จะเข้าไปยึดครองซีพียูแทน เนื่องจาก P2 ต้องการเวลาทำงานน้อยกว่าเวลาที่เหลืออยู่ของ P1

• P2 จะถูกระงับการทำงานและลบทิ้ง เนื่องจาก P1 ยังคงใช้ซีพียูอยู่

• P1 และ P2 จะถูกประมวลผลพร้อมกันในซีพียูแกนเดียวกัน