KTMT c4.3

Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

• Set -> Tag -> Word

• Word -> Set -> Tag

• Word -> Tag -> Set

• Set -> Word -> Tag

Khi truy nhập cache, xét ánh xạ trực tiếp, phát biểu nào sau đây là SAI?

• Mỗi block chỉ được ánh xạ vào một line duy nhất

• Mỗi block không thể ánh xạ vào một line bất kỳ

• Mỗi block không thể ánh xạ vào một line bất kỳ trong tám line xác định

• Mỗi block chỉ được ánh xạ vào một trong hai line xác định

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:

• 13, 11, 2

• 24, 2

• 12, 12, 2

• 24, 4

Cho chip nhớ cơ bản 4M x 16 bít, yêu cầu xây dựng mô đun nhớ SRAM 32M x 64 bít. Người xây dựng cần chọn:

• 32 chíp nhớ (A0-A21, D0-D64), 1 bộ giải mã 1-2 (A24), 2 bộ giải mã 2-4 (A22, A23), OE, WE; (2)

• 32 chíp nhớ (A0-A22, D0-D16), 1 bộ giải mã 1-2 (A25), 2 bộ giải mã 2-4 (A23, A24), OE, WE; (3)

• 32 chíp nhớ (A0-A21, D0-D15), 1 bộ giải mã 1-2 (A24), 2 bộ giải mã 2-4 (A22, A23), OE, WE; (1)

• Hoặc (1) Hoặc (2);

Cho chip nhớ cơ bản 16K x 8 bít, yêu cầu xây dựng mô đun nhớ ROM 128K x 8 bít. Người xây dựng cần chọn:

• 8 chíp nhớ (A0-A14, D0-D8), 3 bộ giải mã 2-4 (A15, A16, A17), WE;

• 8 chíp nhớ (A0-A13, D0-D3), 1 bộ giải mã 3-8 (A14, A15, A16), OE;

• 8 chíp nhớ (A0-A13, D0-D7), 1 bộ giải mã 3-8 (A14, A15, A16), OE;

• 8 chíp nhớ (A0-A13, D0-D8), 2 bộ giải mã 2-4 (A14, A15, A16), WE;

Xét bộ nhớ cache, có các kỹ thuật ánh xạ địa chỉ sau đây:

• Liên kết tập hợp, liên kết phần tử, gián tiếp

• Trực tiếp, liên kết phần tử, liên kết gián đoạn

• Trực tiếp, liên kết hoàn toàn, liên kết tập hợp

• Liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp

Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:

• Tag -> Word -> Line

• Line -> Word -> Tag

• Line -> Tag -> Word

• Tag -> Line -> Word

Cho chip nhớ cơ bản 4M x 8 bít, yêu cầu xây dựng mô đun nhớ ROM 16M x 8 bít. Người xây dựng cần chọn:

• 4 chíp nhớ (A0-A21, D0-D8), 1 bộ giải mã 2-4 (A22, A23), WE;

• 4 chíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), OE;

• 4 chíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), WE;

• 4 chíp nhớ (A0-A21, D0-D7), 1 bộ giải mã 2-4 (A22, A23), OE;

Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:

• Tag, Line, Word

• Tag, Word

• Tag, Word, Line

• Tag, Line

Đặc điểm của RAID (Redundant Array of Independent Disks) là:

• Tập các đĩa cứng vật lý được bộ vi xử lý máy tính coi như một ổ logic duy nhất;

• Tập các đĩa cứng vật lý được các phần mềm ứng dụng máy tính coi như một ổ logic duy nhất;

• Tập các đĩa cứng vật lý được hệ điều hành máy tính coi như một ổ logic duy nhất;

• Tập các đĩa cứng logic được hệ điều hành máy tính coi như một ổ vật lý duy nhất;