VERILOG C1 I. Kiến thức cơ bản

Quá trình thiết kế vi mạch hiện nay trên cơ sở ASIS, FGPA gồm bao nhiêu tầng?

• 3

• 5

• 7

• 8

Nhiệm vụ của người thiết kế (Front - End) chiếm bao nhiêu tầng trong tổng số?

• 2

• 3

• 5

• 4

Nhiệm vụ của nhà sản xuất (Back - End) chiếm bao nhiêu tầng trong tổng số?

• 2

• 3

• 5

• 4

Tầng thứ ba có nhiệm vụ?

• Viết chương trình hệ thống, chương trình mô phỏng và các thông số

• Thực hiện mô phỏng và đánh giá

• Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian đến tốc độ xử lý, xác định vị trí các ô thành phần

• Đi dây tự động cho hệ thống

Tầng thứ nhất có nhiệm vụ?

• Viết chương trình hệ thống, chương trình mô phỏng và các thông số

• Thực hiện mô phỏng và đánh giá

• Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần

• Đi dây tự động cho hệ thống

Tầng thứ hai có nhiệm vụ?

• Viết chương trình hệ thống, chương trình mô phỏng và các thông số

• Thực hiện mô phỏng và đánh giá

• Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần

• Đi dây tự động cho hệ thống

Tầng thứ tư có nhiệm vụ?

• Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian

• Đi dây tự động cho hệ thống

• Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần

• Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian

Tầng thứ năm có nhiệm vụ?

• Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian

• Đi dây tự động cho hệ thống

• Kiểm tra các hoạt động logic và kết quả cuối cùng

• Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian

Tầng thứ sáu có nhiệm vụ?

• Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian

• Đi dây tự động cho hệ thống

• Kiểm tra các hoạt động logic và kết quả cuối cùng

• Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian

Tầng thứ bảy có nhiệm vụ?

• Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian

• Đi dây tự động cho hệ thống

• Kiểm tra các hoạt động logic và kết quả cuối cùng

• Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian