GRa SS2023

Welcher dieser Operationen ist eine valide RISC-V Instruktion?

• addi t0, t0, -1

• add t0, t0, 1

• vadd t1, t0, 1

• vaddi t2, t2, 1

Der Wert von t0 soll auf den Stack (RISC-V) gelegt werden.

• addi sp, sp, -4
  sw t0, (sp)

• addi sp, sp, 4
  sw t0, (sp)

• addi sp, sp, -4
  lw t0, (sp)

• addi sp, sp, 4
  lw t0, (sp)

Vertikale Mikroprogrammierung benötigt ... ... als horizontale Mikroprogrammierung

• weniger Mikroprogrammspeicher

• weniger Dekodieraufwand

• weniger Mikroinstruktionen

• weniger Strom

Korrektes Alignment führt zu...

• Minimaler Anzahl an Speicherzugriffen

• Besserer Endianess

• Kompakterem Code

• Speicherschutz

Cache: 256B Gesamtgröße, 32B Blockgröße, 4 Mengen. Organisationsform?

• Direktabbildend

• 2-fach assoziativ

• 4-fach assoziativ

• Vollassoziativ

Welche Aussage ist FALSCH?

• Bei SDRAM sind Speicher und CPU-Takt synchron

• DDR3 hat einen Prefetch von 8

• SRAM hat mehr Platzbedarf als DRAM

• Burstzugriffe nutzen die räumliche Lokalität aus

Welche Aussage ist RICHTIG?

• Pipelining lässt sich gut auf RISC-Architekturen implementieren

• Pipelining senkt die Latenz

• Durch Strukturhazards ist der tatsächliche Speedup meistens deutlich unter dem theoretisch maximalen Speedup

• Der Assemblerprogrammierer hat auf das Auftreten von Datenhazards keinen Einfluss

VLIW ist...

• Instruktionsparallelismus

• Threadparallelismus

• nicht kombinierbar mit Superskalarität

• nicht kombinierbar mit SMT

Welche Aussage ist RICHTIG?

• Grafikkarten sind besonders effektiv, wenn man wenig Datentransfer aber viel Rechenlast hat

• 1 CUDA SMT führt immer 1 CUDA Thread aus

• SIMD steht für Simultaneous Instructions, Multiple Decoders

• if-else Konstrukte sind in der CUDA Programmierung nicht möglich

Paging...

• ist langsamer je mehr Stufen man einsetzt

• benötigt einen TLB

• umgeht Speicherschutz

• ist Teil von Systemprogrammierung und hat in der Rechnerarchitektur nichts verloren