VHDL - 1

Trong VHDL, "biến - variable" dùng để:

• Biểu diễn đường kết nối trong hệ thống.

• Chứa các kết quả trung gian.

• Chứa các giá trị cụ thể.

• Chứa các cổng logic.

Trong VHDL, "hằng - constant" được khai báo trong các process và trong procedure ?

• Đúng

• Sai

Trong VHDL, "biến - variable" được khai báo và sử dụng trong các process và trong các chương trình con?

• Đúng

• Sai

Trong VHDL, kiểu "Boolean" nằm trong kiểu dữ liệu nào?

• Kiểu vô hướng.

• Kiểu ghép.

• Kiểu mảng 2 chiều.

• Kiểu của người thiết kế.

Trong VHDL, kiểu "Boolean" có các giá trị là:

• False và True.

• 0 và 1.

• Các số nguyên.

• Các số thực.

Trong VHDL, kiểu "Bit" có các giá trị là:

• 0 và 1.

• Các số nguyên.

• Các số thực.

• False và True.

Trong VHDL, cú pháp gán "biến" là:

• biến : = biểu_thức.

• 
  biến = biểu_thức.

• biến : biểu_thức.

• 
  biến < = biểu_thức.

Trong VHDL, cú pháp khai báo chung cho các đối tượng là:

• Đối_tượng := kiểu_dữ_liệu.

• Đối tượng = kiểu_dữ_liệu.

• Đối tượng : kiểu_dữ_liệu.

• Đối tượng <= kiểu_dữ_liệu.

Trong VHDL, cú pháp gán "tín hiệu" là:

• Tín_hiệu_đích : = biểu_thức.

• Tín_hiệu_đích < = biểu_thức.

• Tín_hiệu_đích = biểu_thức.

• Tín_hiệu_đích : biểu_thức.

Trong VHDL, muốn gán 2 mảng với nhau thì 2 mảng đó phải:

• Cùng kiểu và cùng độ lớn.

• 
  Cùng kiểu và cùng giá trị.

• Cùng độ lớn và cùng giá trị.

• Cùng kiểu.