
CPU MOBO PM
Authored by Szymon Grzesiek
Information Technology (IT)
9th - 12th Grade
Used 5+ times

AI Actions
Add similar questions
Adjust reading levels
Convert to real-world scenario
Translate activity
More...
Content View
Student View
19 questions
Show all answers
1.
MULTIPLE CHOICE QUESTION
3 mins • 3 pts
Pytanie 1
Budowa i zasada działania CPU
Zasada działania procesora
Na rysunku przedstawiono schemat logicznej budowy procesora. Jednostka sterowania magistralą odpowiada za współpracę procesora z pamięcią operacyjną RAM. Ma trzy niezależne magistrale: magistralę adresową, magistralę danych i magistralę sterowania. Dekoder rozkazów odpowiada za odtwarzanie rozkazów czekających w kolejce do wykonania przez procesor. …………………………………………………………………………………………………………... Jednostka wykonawcza przyjmuje przekazywane do niej rozkodowane instrukcje. Następnie instrukcje są przetwarzane przez jednostkę arytmetyczno-logiczną, współpracującą z układem sterowania i zespołem rejestrów. Jednostka adresowa obsługuje m.in. pobieranie argumentów rozkazów. Wykorzystuje przy tym moduł zarządzania, realizujący dostęp do pamięci fizycznej żądanej przez procesor.
Zasada działania współczesnych procesorów jest bardziej złożona. Obecne procesory są wielordzeniowe. Oznacza to, że w jednym układzie scalonym mogą znajdować się dwa Qub nawet więcej) procesory przetwarzające dane niezależnie. Aby proces przetwarzania danych przebiegał sprawnie, procesory wykorzystują pamięci podręczne cache.
Uzupełnij brakujące (w kropkach ) zdanie jedną z poniższych odpowiedzi:
a) Dekoder wykorzystuje pamięć ROM, która umożliwia dostęp do słownika tłumaczącego przyjmowane kody rozkazowe na sekwencje operacji do wykonania przez procesor.
Dekoder przekazuje informacje do Jednostki Adresowej, umożliwia to powrót wiadomości do Jednostki sterowania magistrali na przeanalizowanie sekwencji operacji do wykonania przez procesor.
2.
MULTIPLE CHOICE QUESTION
1 min • 1 pt
Pytanie 2
W procesorach firmy Intel zastosowano trzy rodzaje pamięci podręcznej „cache”: L1, L2, L3.
Która z pamięci podręcznych „cache” jest współdzielona dla WSZYSTKICH RDZENI w procesorze:
L1
L2
L3
Żadna
3.
MULTIPLE CHOICE QUESTION
1 min • 1 pt
Pytanie 3
Parametry procesora
Na PARAMETRY procesora NIE składa się
Liczba rdzeni i wątków
Pamięć podręczna cache
TDP – Thermal Design Power
RAM – Random Access Memory
4.
MULTIPLE CHOICE QUESTION
1 min • 1 pt
Pytanie 4
Rodzaje obudów procesorów, dzielimy na:
- PGA , PPGA / FC-PGA , mPGA
- BGA
- SECC , SEPP
- LGA
który z powyższych posiada piny?
PGA , PPGA / FC-PGA , mPGA
BGA
SECC , SEPP
LGA
5.
OPEN ENDED QUESTION
3 mins • 2 pts
Pytanie 5
Wybrane technologie wykorzystywane w procesorach Intel.
Czym jest technologia HT – HYPER THREADING , opisz własnymi słowami.
Evaluate responses using AI:
OFF
6.
OPEN ENDED QUESTION
3 mins • 2 pts
Pytanie 6
Wybrane technologie wykorzystywane w procesorach Intel:
Czym jest i co umożliwia technologia VIRTUALIZATION for Directed I/O, opisz własnymi słowami.
Evaluate responses using AI:
OFF
7.
MULTIPLE CHOICE QUESTION
30 sec • 1 pt
Pytanie 7
Wybrane technologie wykorzystywane w procesorach intel:
Wybierz poprawną odpowiedź w miejsce kropek:
…………. to technologia, której można użyć do tworzenia wirtualnych reprezentacji serwerów, pamięci masowej, sieci i innych maszyn fizycznych . Oprogramowanie wirtualne naśladuje funkcje sprzętu fizycznego, aby uruchamiać wiele maszyn wirtualnych jednocześnie na jednej maszynie fizycznej.
Intel Virtualization Technology
Intel SpeedStep
Access all questions and much more by creating a free account
Create resources
Host any resource
Get auto-graded reports

Continue with Google

Continue with Email

Continue with Classlink

Continue with Clever
or continue with

Microsoft
%20(1).png)
Apple
Others
Already have an account?