Font size
WorksheetsKuis Online 14 Arsitektur Komputer CEH4G3 Week 14
Total questions: 15
Worksheet time: 21mins
Berikut yang termasuk ke dalam keterbatasan/ketergantungan dari superscalar?
Design Issues
Instruction Issue Policy
Anti Dependency
Out of-order issue with out of-order completion
Sebutkan 2 (dua) contoh sumber daya dari Resource Conflicts! 🐸 (2 jawaban)
Memori
RAM
Bus
HDD
Output Dependency termasuk ke dalam katagori?
In-order issue with in-order completion
In-order issue with out-of-order completion
Out-of-order issue with in-of-order completion
Out-of-order issue with out-of-order completion
Anti Dependancy disebut juga dengan ....
Read After Write
Write After Write
Read After Read
Write After Read
True Data Dependency termasuk ke dalam katagori?
In-order issue with in-order completion
In-order issue with out-of-order completion
Out-of-order issue with in-of-order completion
Out-of-order issue with out-of-order completion
Gambar di atas termasuk ke dalam katagori ....
In-order issue with in-order completion
In-order issue with out-of-order completion
Out-of-order issue with in-of-order completion
Out-of-order issue with out-of-order completion
Berikut yang tidak termasuk kedalam pengurutan Instruction Issue Policy?
Urutan diambilnya instruksi
Urutan dieksekusinya instruksi
Urutan pertukaran register dan lokasi memori dari instruksi
Urutan di-decode-nya instruksi
Berapa waktu yang dibutuhkan untuk banyak tahapan pada superpipeline?
2 siklus clock
1∕2 siklus clock
Kurang dari 1∕2 siklus clock
Lebih dari 1∕2 siklus clock
Manakah di bawah ini yang tidak termasuk ke dalam kemampuan dari Superscalar?
Ke-paralelan instruksi
Optimasi pada basis compiler
Teknik perangkat kerasnya
Instruksi aritmetiknya
Apa yang dimaksud dengan Resource Conflicts?
Kompetisi dari dua atau lebih instruksi untuk memperoleh sumber daya yang sama pada saat yang bersamaan.
Instruksi-instruksi yang berada setelah percabangan yang memiliki suatu ketergantungan prosedural pada percabangan dan tidak akan dieksekusi sampai percabangan tersebut dieksekusi.
Dependensi menggunakan lokasi output yang sama, dan ditulis pada register yang sama.
Dependensi yang memiliki Instruksi-instruksi yang terdapat pada rangkaian bersifat independen, sehingga dapat dieksekusi secara paralel dengan cara overlapped (bertumpang tindih).
Superscalar pada umumnya diterapkan di?
CISC
Harvard Architecture
Von Neumann Architecture
RISC
Apa yang dimaksud dengan Instruction Issue Policy?
Proses penginisiasian eksekusi instruksi di dalam unit-unit fungsional prosesor.
Proses yang mengeluarkan instruksi dalam urutan yang pasti yang akan didapatkan dengan eksekusi sekuensial dan menulis hasilnya dalam urutan yang sama.
Prosesor akan mendekode instruksi hingga dijumpai ketergantungan atau konflik.
Memisahkan tahapan-tahapan dekode dan eksekusi pipeline. Setelah selesai pendekodean, instruksi disimpan di jendela instruksi.
ADD r1, r3, r7 -- r7 + r3 →r1 ....(1)
ADD r3, r4, r5 -- r5 + r4 → r3 ....(2)
Termasuk ke dalam katagori apakah instruksi di atas?
Read After Write (true data dependency)
Write After Write (output dependency)
Read After Read
Write After Read (anti dependency)
Untuk bagian resource konflik, bagaimana dengan 4 (empat) instruksi akan tetapi memiliki 2 (dua) sumber data yang bebeda? Apakah itu masih termasuk resource conflict?
Tergantung pada pengambilan sumber data. Jika dari 2 (dua) atau lebih instuksi mengambil data pada 1 (satu) sumber data yang sama, maka itu disebut resource conflicts.
Tergantung pada pengambilan sumber data. Jika dari 1 (satu) atau lebih instuksi mengambil data pada 2 (dua) sumber data yang sama, maka itu disebut resource conflicts.
Tergantung pada pengambilan sumber data. Jika dari 2 (dua) atau lebih instuksi mengambil data pada 1 (satu) sumber data yang sama, maka itu tidak termasuk resource conflicts.
Tidak termasuk resource conflicts.
Apa yang dimaksud dengan Superpipeline?
Merupakan pendekatan alternatif untuk memperoleh kinerja yg lebih baik dengan cara saling tumpang tindih (overlap) tahap pada instruksi yang berbeda.
Rancangan untuk meningkatkan performansi kecepatan secara keseluruhan.
Prosesor yang mempunyai Instruksi Umum (Arithmetic, Load/Store, Conditional Branch)dapat diinisiasi dan dieksekusi secara independen.
Sebuah prosesor yang memungkinkan eksekusi yang bersamaan dari instruksi yang banyak pada tahap pipeline yang sama.
