wayground logo

Free Printable Worksheets

NEW

Font size

S
M
L
XL
Worksheets

RAM & CPU

Total questions: 16

Worksheet time: 9mins

Name
Class
Date
1.

Rozwinięcie skrótu RAM to:

a)

Random Access Memory

b)

Row Adress Memory

c)

Random Adress Memory

d)

Raw Access Memory

2.

Pojedyncza komórka pamięci DRAM zbudowana jest z:

a)

Tranzystora i cewki

b)

Kondensatora i tranzystora

c)

Cewki i diody

d)

Kondensatora i cewki

3.

Pamięć DRAM nazywana jest dynamiczną ponieważ:

a)

Umożliwia szybki dostęp do danych

b)

Musi być odświeżana, aby nie stracić danych

c)

Pozwala na odczyt danych w ruchu

d)

Umożliwia tzw. hot plugging

4.

Pamięć SRAM w porównaniu do DRAM

a)

Jest tańsza

b)

Jest szybsza

c)

Wymaga częstszego odświeżania

d)

Jest mniej skomplikowana

5.

Która z pamięci SDRAM pracuje na najniższym napięciu:

a)

DDR

b)

DDR 2

c)

DDR 3

d)

DDR 4

6.

Jaka jest różnica przesyłu pomiędzy DDR a DDR3, przy tej samej częstotliwości zegara.

a)

4-krotna

b)

2-krotna

c)

8-krotna

d)

5GB/s

7.

Który z bloków procesora odpowiedzialny jest za obliczenia zmiennoprzecinkowe:

a)

CU

b)

ALU

c)

FPU

d)

PC

8.

Niektóre z obudów typu PGA posiadają przedrostek FC, oznacza on:

a)

pokrycie chipu stalową obudową

b)

zabezpieczenie złączy przed korozją

c)

przeniesienie chipu na górną część obudowy

d)

najnowszą serię procesorów

9.

Najnowsze procesory Intel posiadają obudowę typu

a)

PGA

b)

SECC

c)

SEPP

d)

LGA

10.

Na rysunku przedstawiony został procesor Intel w obudowie typu:

a)

SEPP

b)

SECC

c)

PGA

d)

LGA

11.

FSB, HyperTransport, QPI i DMI to rozwiązania magistrali:

a)

Danych

b)

Adresowej

c)

Sterującej

d)

Pamięci

12.

Architektura von Neumanna i harwardzka dotyczą

a)

Rozmieszczenia danych i rozkazów

b)

Rozlokowania jednostek obliczeniowych

c)

Przepustowości magistral

d)

Zhierarchizowania rejestrów pamięci

13.

Architektura procesora RISC lub CISC zależy od:

a)

Wszystkie odpowiedzi są prawidłowe

b)

rozmieszczenia danych źródłowych

c)

ilości bloków funkcyjnych procesora

d)

złożoności instrukcji

14.

Ile wyróżniamy poziomów pamięci cache

a)

3

b)

2

c)

5

d)

1

15.

Jaka pamięć wykorzystywana jest jako pamięć cache

a)

SDRAM

b)

SRAM

c)

RDRAM

d)

ROM

16.

Pamięci DRAM charakteryzują parametry określające liczbę cykli pomiędzy zdarzeniami. Jaki przedrostek posiadają te parametry:

a)

t

b)

cp

c)

CLK

d)

CE