NEW
Font size
WorksheetsMEMORIE A SEMICONDUTTORE
Total questions: 21
Worksheet time: 21mins
In una memoria ad accesso casuale, l’accesso ad una locazione con un certo indirizzo avviene:
Attivando, in una matrice bidimensionale, la riga e la colonna, entrambe identificate dal numero specificato come uscita.
Impostando l’indirizzo sulle linee indirizzo e prelevando direttamente il dato
Attivando, in una matrice bidimensionale, la riga identificata dall’indirizzo
Inviando un numero di impulsi di clock pari al valore dell’indirizzo della locazione e prelevando il dato con un certo ritardo.
In una memoria ad accesso casuale a matrice bidimensionale, i decodificatori di riga e di colonna hanno la funzione di:
Decodificare l’indirizzo di una locazione e attivare una sola delle uscite della memoria.
Decodificare l’indirizzo di una locazione e memorizzarlo nella locazione stessa.
Decodificare l’indirizzo di una locazione e attivare in corrispondenza una sola linea riga e una sola linea colonna della matrice di memoria.
Decodificare il dato da memorizzare e presentarlo alla matrice di memoria.
Una memoria con 12 linnee indirizzo, organizzata in parole ad 1 byte contiene:
32 Mbit
4096 Kbyte
2048 byte
circa 4000 byte
Una memoria con organizzazione 32Kx8 presenta, rispettivamente, un numero di word e una capacità in bit di:
32768 word e 262144 bit
32000 word e 256000 bit
32768 word e 256000 bit
4096 word e 32768 bit
Una memoria con organizzazione 8Kx8 presenta un numero di linee indirizzo pari a:
13
14
15
16
Il parametro tacc che indica il tempo di accesso in lettura è:
il tempo che intercorre fra l’abilitazione della memoria e l’istante in cui il dato è disponibile in uscita.
il tempo che intercorre fra l’applicazione dell’indirizzo e l’istante in cui il dato è disponibile in uscita.
L’inverso della massima frequenza di lavoro della memoria.
Il massimo intervallo di tempo disponibile per effettuare la lettura del dato.
La ROM è una memoria:
A sola lettura, non volatile, ad accesso sequenziale.
A sola lettura, volatile, ad accesso diretto
A sola lettura, non volatile, ad accesso diretto, costituita da una matrice di Flip-Flop.
A sola lettura, non volatile, ad accesso diretto
Un convertitore di codice da BCD a 7-segmenti può essere realizzato mediante una ROM con almeno:
7 linee indirizzi e 4 linee dati
4 linee indirizzi e 7 linee dati
10 linee indirizzi e 4 linee dati
7 word a 4 bit
Una PROM può essere programmata:
dall’utente, una sola volta.
dall’utente, più volte.
dal costruttore.
dal costruttore, più volte.
Una EPROM può essere programmata:
dall’utente, una sola volta.
dall’utente, più volte.
dal costruttore.
dal costruttore, più volte.
La scrittura di una EPROM richiede l’applicazione di tensioni:
solo 0 e 5 V sui terminali appropriati
tensioni di alimentazione superiori ai normali valori di esercizio e impulsi di programmazione su un terminale appropriato.
alimentazione di +15 V e impulsi di 21 o 12,5 V sui terminali appropriati.
Impulsi di GND o 5 o 25 V sui terminali appropriati.
La EEPROM differisce sostanzialmente dalla EPROM per:
la tecnologia del tutto differente.
il processo di scrittura.
il processo di cancellazione.
il tempo di accesso.
Che valore avrà il DATA BUS quando, la memoria MROM su riportata, presenterà sull’ADDRESS BUS il codice 11 ed EN=0?
1010
0111
1110
Hi-Z
Nella fase di scrittura di una RAM, la linea R/ W deve essere:
in alta impedenza.
Alta o bassa, indifferentemente.
Alta.
Bassa.
Una RAM inserita in un sistema di memoria e dotata di linee indirizzi, linee dati bidirezionali (I/O), linee R/W e CS, in uno stato di riposo deve presentare le linee dati:
basse
in alta impedenza grazie alla disattivazione della linea CS.
alte.
ai livelli logici precedentemente acquisiti.
In una RAM dinamica la cella elementare che memorizza un bit è:
una capacità.
un latch di tipo D.
un interruttore.
un BJT.
In una DRAM, con il processo di refresh:
viene ripristinato e trasferito in uscita il livello logico di ciascuna cella una alla volta.
viene fornito un impulso di corrente a tutte le locazioni di memoria della matrice.
viene portato in stato di set il latch di ciascuna cella che contiene un livello logico 1.
viene rilevato il livello elettrico dei condensatori di ciascuna riga della matrice e viene ripristinata l’entità della carica.
In una DRAM commerciale, gli indirizzi di riga e di colonna vengono applicati usando le stesse linee di indirizzo con il controllo dei segnali di RAS e CAS per:
ridurre il numero delle linee di indirizzo
semplificare la temporizzazione
ridurre il numero delle linee dato
semplificare la logica di decodifica interna della DRAM
I tre gruppi di linee che connettono la CPU e la memoria interna sono:
il bus dati, il bus di controllo e il bus indirizzi
le linee indirizzi e i segnali RAS e CAS
il bus dati e i segnali di RAS e CAS
i segnali CS, R/W e il bus indirizzi
Il processo di refresh di una RAM statica:
avviene durante una operazione di lettura
avviene durante un’operazione di scrittura
avviene immediatamente dopo al segnale di abilitazione
nessuna delle risposte precedenti
Le RAM dinamiche convengono rispetto alle statiche perchè:
hanno una struttura di cella più semplice
sono più economiche
Consumano di meno
Tutte le risposte precedenti
