NEW
Font size
WorksheetsKTMT Chương4
Total questions: 61
Worksheet time: 31mins
Khi truy nhập cache, xét ánh xạ liên kết tập hợp, phát biểu nào sau đây là SAI?
Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
Mỗi block chỉ ánh xạ vào một line duy nhất trong một tập line xác định
Mỗi block không chỉ được ánh xạ vào một line duy nhất
Mỗi block chỉ được ánh xạ duy nhất vào một tập line xác định
Trong bộ nhớ ảo của máy tính, kỹ thuật phân trang là:
Chia không gian địa chỉ bộ nhớ thành các trang nhớ có kích thước bằng nhau và nằm cách xa nhau;
Chia không gian địa chỉ bộ nhớ thành các trang nhớ có kích thước bằng nhau và nằm liền kề nhau;
Chia không gian địa chỉ bộ nhớ thành các trang nhớ có kích thước khác nhau và nằm liền kề nhau;
Chia không gian dữ liệu bộ nhớ thành các trang nhớ có kích thước bằng nhau và nằm liền kề nhau;
Máy tính có 4GB bộ nhớ chính, cache có dung lượng 256KB, và cứ 32 byte thì tạo thành 1 line. Hỏi địa chỉ tại trường Tag, line, byte là:
Tag = 14, Line = 13, Byte = 5
Tag = 13, Line = 13, Byte = 4
Tag = 13, Line = 14, Byte = 5
Tag = 14, Line = 15, Byte = 4
Cho chip nhớ cơ bản 4M x 32 bít, yêu cầu xây dựng mô đun nhớ SRAM 32M x 64 bít. Người xây dựng cần chọn:
Hoặc (2) Hoặc (3);
16 chíp nhớ (A0-A21, D0-D31), 1 bộ giải mã 1-2 (A24), 2 bộ giải mã 2-4 (A22, A23), OE, WE; (1)
16 chíp nhớ (A0-A21, D0-D32), 1 bộ giải mã 1-2 (A24), 2 bộ giải mã 2-4 (A22, A23), OE, WE; (2)
16 chíp nhớ (A0-A22, D0-D31), 1 bộ giải mã 1-2 (A25), 2 bộ giải mã 2-4 (A23, A24), OE, WE; (3)
Đối với các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:
LFU là thuật toán thay đi block truy nhập gần đây ít nhất
FIFO là thuật toán thay đi block cũ nhất trong các block hiện nay
LRU là thuật toán thay đi block có tần suất truy nhập ít nhất
Random là thuật toán thay đi byte ngẫu nhiên
Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
13, 8, 5
13, 7, 6
14, 8, 6
14, 7, 5
Trong máy tính, kỹ thuật thực hiện bộ nhớ ảo là:
Kỹ thuật phân đoạn, kỹ thuật phân mảnh
Kỹ thuật phân trang, kỹ thuật phân đoạn
Kỹ thuật phân hoạch; kỹ thuật phân đoạn
Kỹ thuật phân trang, kỹ thuật phân mảnh
Khi truy nhập cache, xét ánh xạ trực tiếp, phát biểu nào sau đây là đúng:
Mỗi block chỉ được ánh xạ vào một line duy nhất
Mỗi block có thể ánh xạ vào một line bất kỳ
Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
Mỗi block chỉ được ánh xạ vào một trong bốn line xác định
Khi truy nhập cache, xét ánh xạ liên kết tập hợp, phát biểu nào sau đây là đúng:
Mỗi block có thể ánh xạ vào một line duy nhất trong một tập line xác định
Mỗi block có thể ánh xạ vào một line bất kỳ
Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
Mỗi block chỉ được ánh xạ vào một line duy nhất
Xét về chức năng, hệ thống nhớ của máy tính có thể có ở:
Các thanh ghi, ROM, băng từ
Các thanh ghi, bộ nhớ trong, CD-ROM
Các thanh ghi, bộ nhớ trong, bộ nhớ ngoài
Bên trong bộ vi xử lý, RAM, đĩa từ
Cho chip nhớ cơ bản 4M x 8 bít, yêu cầu xây dựng mô đun nhớ ROM 16M x 8 bít. Người xây dựng cần chọn:
4 chíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), OE;
4 chíp nhớ (A0-A21, D0-D8), 1 bộ giải mã 2-4 (A22, A23), WE;
4 chíp nhớ (A0-A21, D0-D7), 1 bộ giải mã 2-4 (A22, A23), OE;
4 chíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), WE;
Cho chip nhớ cơ bản 4M x 8 bít, yêu cầu xây dựng mô đun nhớ ROM 16M x 8 bít. Người xây dựng cần chọn:
4 chíp nhớ (A0-A21, D0-D7), 1 bộ giải mã 2-4 (A22, A23), OE;
4 chíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), OE;
4 chíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), WE;
4 chíp nhớ (A0-A21, D0-D8), 1 bộ giải mã 2-4 (A22, A23), WE;
Cho chip nhớ cơ bản 4K x 4 bít, yêu cầu xây dựng mô đun nhớ SRAM 32K x 16 bít. Người xây dựng cần chọn:
32 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 1-2 (A14), 2 bộ giải mã 2-4 (A12, A13), OE, WE; (1)
32 chíp nhớ (A0-A11, D0-D8), 1 bộ giải mã 1-2 (A15, A14), 2 bộ giải mã 2-4 (A12, A13), OE, WE; (3)
Hoặc (1) Hoặc (2);
32 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 3-8 (A12, A13, A14), 2 bộ giải mã 2-4 (A12, A13), OE, WE; (2)
Cho chip nhớ cơ bản 4K x 8 bít, yêu cầu xây dựng mô đun nhớ SRAM 16K x 8 bít. Người xây dựng cần chọn:
4 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 2-4 (A12, A13), OE, WE;
4 chíp nhớ (A0-A11, D0-D8), 1 bộ giải mã 2-4 (A12, A13), WE;
4 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 2-4 (A12, A13), WE;
4 chíp nhớ (A0-A11, D0-D7), 1 bộ giải mã 2-4 (A12, A13), OE, WE;
Cho chip nhớ cơ bản 4K x 4 bít, yêu cầu xây dựng mô đun nhớ SRAM 32K x 16 bít. Người xây dựng cần chọn:
32 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 1-2 (A14), 2 bộ giải mã 2-4 (A12, A13), OE, WE;(1)
Hoặc (1) Hoặc (2);
32 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 3-8 (A12, A13, A14), 2 bộ giải mã 2-4 (A12, A13), OE, WE;(2)
32 chíp nhớ (A0-A11, D0-D8), 1 bộ giải mã 1-2 (A15, A14), 2 bộ giải mã 2-4 (A12, A13), OE, WE;
Đối với các thuật toán thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là SAI?
Thuật toán LFU cho tỉ lệ cache hit tương đối cao
Thuật toán FIFO cho tỉ lệ cache hit cao nhất
Thuật toán LRU cho tỉ lệ cache hit cao nhất
Thuật toán Random cho tỉ lệ cache hit thấp nhất
Đối với các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:
LRU là thuật toán thay đi block có tần suất truy nhập ít nhất (1)
LIFO là thuật toán thay đi block cũ nhất trong các block hiện nay (2)
LVU là thuật toán thay đi block truy nhập gần đây ít nhất (3)
Cả (1), (2) và (3) đều đúng.
Cho chip nhớ cơ bản 4K x 8 bít, yêu cầu xây dựng mô đun nhớ SRAM 16K x 8 bít. Người xây dựng cần chọn:
4 chíp nhớ (A0-A11, D0-D8), 1 bộ giải mã 2-4 (A12, A13), WE;
4 chíp nhớ (A0-A11, D0-D7), 1 bộ giải mã 2-4 (A12, A13), OE, WE;
4 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 2-4 (A12, A13), WE;
4 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 2-4 (A12, A13), OE, WE;
Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
13, 10, 4
14, 10, 3
14, 11, 2
12, 10, 5
Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:
Line -> Word -> Tag
Tag -> Line -> Word
Line -> Tag -> Word
Tag -> Word -> Line
Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:
CPU nhận dữ liệu trực tiếp từ bộ nhớ chính theo line
Dữ liệu đọc từ bộ nhớ ngoài theo khối dữ liệu vào cache
Dữ liệu được truyền giữa CPU và cache theo đơn vị từ nhớ
Dữ liệu được truyền từ CPU vào cache theo đơn vị khối nhớ
Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:
Tag, Set, Word
Tag, Set
Tag, Word
Tag, Word, Set
Khi truy nhập cache, xét ánh xạ liên kết hoàn toàn, phát biểu nào sau đây là đúng:
Mỗi block chỉ được ánh xạ vào một trong mười sáu line xác định
Mỗi block có thể ánh xạ vào một line bất kỳ
Mỗi block chỉ được ánh xạ vào một line duy nhất
Mỗi block có thể ánh xạ vào một line bất kỳ trong bốn line xác định
Các kiểu bộ nhớ ngoài gồm:
Băng từ, đĩa quang, đĩa từ, flash disk;
Băng từ, đầu đĩa quang, đĩa từ, flash disk;
Đĩa quang, đĩa từ, RAM, ROM;
Flash disk, CD ROM, DVD, USB
Cho chip nhớ cơ bản 4M x 8 bít, yêu cầu xây dựng mô đun nhớ SRAM 16M x 8 bít. Người xây dựng cần chọn:
4 chíp nhớ (A0-A22, D0-D8), 1 bộ giải mã 2-4 (A22, A23), OE, WE;
4 chíp nhớ (A0-A21, D0-D7), 1 bộ giải mã 2-4 (A22, A23), OE, WE;
4 chíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), WE;
4 cíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), OE, WE;
Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:
Word -> Tag -> Set
Set -> Word -> Tag
Set -> Tag -> Word
Word -> Set -> Tag
Cho chip nhớ cơ bản 16M x 8 bít, yêu cầu xây dựng mô đun nhớ ROM 128M x 8 bít. Người xây dựng cần chọn:
8 chíp nhớ (A0-A23, D0-D7), 1 bộ giải mã 3-8 (A24, A25, A26), OE;
8 chíp nhớ (A0-A24, D0-D8), 3 bộ giải mã 2-4 (A25, A26, A27), WE;
8 chíp nhớ (A0-A23, D0-D3), 1 bộ giải mã 3-8 (A24, A25, A26), OE;
8 chíp nhớ (A0-A23, D0-D8), 2 bộ giải mã 2-4 (A24, A25, A26), WE;
Cho chip nhớ cơ bản 4K x 8 bít, yêu cầu xây dựng mô đun nhớ ROM 32K x 16 bít. Người xây dựng cần chọn:
16 chíp nhớ (A0-A11, D0-D7), 1 bộ giải mã 3-8 (A12, A13, A14), OE; (2)
16 chíp nhớ (A0-A11, D0-D7), 1 bộ giải mã 1-2 (A14), 2 bộ giải mã 2-4 (A12, A13), OE; (1)
Hoặc (1) Hoặc (2);
16 chíp nhớ (A0-A11, D0-D8), 1 bộ giải mã 1-2 (A15, A14), 2 bộ giải mã 2-4 (A12, A13), WE; (3)
Khi truy nhập cache, xét ánh xạ liên kết hoàn toàn, phát biểu nào sau đây là đúng:
Mỗi block chỉ được ánh xạ vào một line duy nhất
Mỗi block chỉ được ánh xạ vào một trong mười sáu line xác định
Mỗi block có thể ánh xạ vào một line bất kỳ trong bốn line xác định
Mỗi block có thể ánh xạ vào một line bất kỳ
Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng:
Thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận không được truy nhập
Mục thông tin vừa truy nhập thì xác suất bé là sau đó các mục lân cận được truy nhập
Mục thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận được truy nhập
Mục thông tin vừa truy nhập thì xác suất lớn là sau đó các mục lân cận được truy nhập
Khi truy nhập cache, xét ánh xạ liên kết tập hợp, phát biểu nào sau đây là đúng:
Mỗi block có thể ánh xạ vào một line bất kỳ
Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
Mỗi block chỉ được ánh xạ vào một line duy nhất
Mỗi block có thể ánh xạ vào một line duy nhất trong một tập line xác định
Khi truy nhập cache, xét ánh xạ trực tiếp, phát biểu nào sau đây là SAI?
Mỗi block chỉ được ánh xạ vào một trong hai line xác định
Mỗi block không thể ánh xạ vào một line bất kỳ trong tám line xác định
Mỗi block chỉ được ánh xạ vào một line duy nhất
Mỗi block không thể ánh xạ vào một line bất kỳ
Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:
Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính (2)
Hoặc (1) hoặc (2)
Write back: ghi đồng thời vào cả cache và bộ nhớ chính (3)
Write back: ghi đồng thời vào cả cache và bộ nhớ chính (1)
Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:
Tag, Word
Tag, Line, Word
Tag, Word, Line
Tag, Line
Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là SAI?
Write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính (2)
Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính (3)
Write through: ghi đồng thời vào cả cache và bộ nhớ chính (1)
Hoặc (1) Hoặc (2)
Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
12, 12, 3
11, 11, 5
12, 11, 4
11, 12, 4
Khi CPU truy nhập cache, có hai khả năng sau:
Sai cache, đúng cache
Trên cache, dưới cache
Trượt cache, trúng cache
Trong cache, ngoài cache
Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng:
Thông tin vừa truy nhập thì xác suất lớn là sau đó nó sẽ được truy nhập lại
Thông tin vừa truy nhập thì sau đó chắc chắn nó sẽ không được truy nhập lại
Thông tin vừa truy nhập thì xác suất bé là sau đó nó sẽ được truy nhập lại
Thông tin vừa truy nhập thì chắc chắn là sau đó nó được truy nhập lại
Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là SAI?
Bộ nhớ chính chia thành các line nhớ
Cache chia thành các line nhớ
Bộ nhớ chính chia thành các block nhớ
Kích thước line bằng kích thước block
Trong bộ nhớ ảo của máy tính, kỹ thuật phân đoạn là:
Chia không gian nhớ thành các đoạn nhớ có kích thước bằng nhau, các đoạn nhớ có thể gối lên nhau.
Tập hợp không gian nhớ có kích thước thay đổi, các đoạn nhớ có thể gối lên nhau.
Chia không gian nhớ thành các đoạn nhớ có kích thước thay đổi, các đoạn nhớ có thể gối lên nhau.
Chia vùng dữ liệu thành các đoạn nhớ có kích thước thay đổi, các đoạn nhớ có thể gối lên nhau.
Khi CPU truy nhập một từ nhớ của bộ nhớ chính mà từ đó đang có trong cache thì được gọi là:
Miss cache
Cache miss
Cache hit
Hit cache
Đối với các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là SAI?
FIFO là thuật toán thay đi block cũ nhất trong các block hiện nay
Random là thuật toán thay đi block ngẫu nhiên
LRU là thuật toán thay đi block truy nhập gần đây ít nhất
FIFO là thuật toán thay đi block có tần suất truy nhập ít nhất
Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:
Tag, Word
Tag, Word, Line
Tag, Line
Tag, Line, Word
Đặc điểm của RAID (Redundant Array of Independent Disks) là:
Tập các đĩa cứng logic được hệ điều hành máy tính coi như một ổ vật lý duy nhất;
Tập các đĩa cứng vật lý được hệ điều hành máy tính coi như một ổ logic duy nhất;
Tập các đĩa cứng vật lý được bộ vi xử lý máy tính coi như một ổ logic duy nhất;
Tập các đĩa cứng vật lý được các phần mềm ứng dụng máy tính coi như một ổ logic duy nhất;
Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
14, 10, 4
13, 9, 6
13, 11, 4
12, 12, 4
Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
12, 13, 4
11, 14, 2
11, 13, 3
12, 12, 3
Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
14, 9, 4
13, 10, 4
13, 9, 5
14, 10, 4
Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
24, 2
23, 3
13, 11, 2
14, 10, 2
Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:
Bộ nhớ chính có tốc độ nhanh hơn cache
Cache không được đặt trên cùng chip với CPU
Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài
Cache có thể được đặt trên cùng chip với CPU
Xét về các phương pháp truy nhập trong hệ thống nhớ, phát biểu nào sau đây là SAI?
Truy nhập tuần tự đối với bộ nhớ cache
Truy nhập trực tiếp đối với đĩa từ
Truy nhập ngẫu nhiên đối với bộ nhớ trong
Truy nhập liên kết đối với bộ nhớ cache
Trong máy tính, nguyên tắc làm việc của bộ nhớ ảo theo phân trang thì lỗi trang là:
Trang được yêu cầu đã có trong bộ nhớ; HĐH cần hoán đổi trang yêu cầu vào; Có thể cần hoán đổi một trang nào đó ra để lấy chỗ; Cần chọn trang để đưa ra;
Trang được yêu cầu không có trong bộ nhớ; HĐH cần hoán đổi file yêu cầu vào; Có thể cần hoán đổi một file nào đó ra để lấy chỗ; Cần chọn trang để đưa ra;
Trang được yêu cầu không có trong bộ nhớ; HĐH cần hoán đổi trang yêu cầu vào; Có thể cần hoán đổi một trang nào đó ra để lấy chỗ; Cần chọn trang để đưa ra;
Trang được yêu cầu không có trong máy tính; HĐH cần hoán đổi trang yêu cầu vào; Có thể cần hoán đổi một trang nào đó ra để lấy chỗ; Cần chọn trang để đưa ra;
Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:
Xác định block nào của bộ nhớ chính đang ở trong line
Xác định cache có dung lượng bao nhiêu
Xác định line có dung lượng bao nhiêu
Xác định cache có bao nhiêu line
Xét bộ nhớ cache, có các kỹ thuật ánh xạ địa chỉ sau đây:
Trực tiếp, liên kết hoàn toàn, liên kết tập hợp
Liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp
Liên kết tập hợp, liên kết phần tử, gián tiếp
Trực tiếp, liên kết phần tử, liên kết gián đoạn
Khi truy nhập cache, xét ánh xạ liên kết tập hợp, phát biểu nào sau đây là SAI?
Mỗi block không chỉ được ánh xạ vào một line duy nhất
Mỗi block chỉ ánh xạ vào một line duy nhất trong một tập line xác định
Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
Mỗi block chỉ được ánh xạ duy nhất vào một tập line xác định
Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:
Xác định line có dung lượng bao nhiêu
Xác định cache có dung lượng bao nhiêu
Xác định cache có bao nhiêu line
Xác định block nào của bộ nhớ chính đang ở trong line
Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:
Dữ liệu đọc từ bộ nhớ ngoài theo khối dữ liệu vào cache
CPU nhận dữ liệu trực tiếp từ bộ nhớ chính theo line
Dữ liệu được truyền giữa CPU và cache theo đơn vị từ nhớ
Dữ liệu được truyền từ CPU vào cache theo đơn vị khối nhớ
Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:
Ngẫu nhiên, FIFO, LFU, LTU
Ngẫu nhiên, LIFO, LRU, LFU
Ngẫu nhiên, LIFO, LTU, LVU
Ngẫu nhiên, FIFO, LRU, LFU
Cache hoạt động nhờ vào:
Nguyên lý điều khiển ghi dữ liệu
Nguyên lý điều khiển đọc dữ liệu
Nguyên lý hoạt động của máy tính
Nguyên lý định vị tham số bộ nhớ
Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:
Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài
Cache không được đặt trên cùng chip với CPU
Cache có thể được đặt trên cùng chip với CPU
Bộ nhớ chính có tốc độ nhanh hơn cache
Đối với hệ thống nhớ, có các kiểu vật lý của bộ nhớ như sau:
Bộ nhớ từ, RAM, bộ nhớ cache
Bộ nhớ bán dẫn, bộ nhớ từ, bộ nhớ quang
Bộ nhớ bán dẫn, bộ nhớ từ, bộ nhớ cache
Bộ nhớ quang, bộ nhớ cache, bộ nhớ từ
Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là SAI?
Kích thước line bằng kích thước block
Bộ nhớ chính chia thành các block nhớ
Cache chia thành các line nhớ
Bộ nhớ chính chia thành các line nhớ
