WorksheetsAC123
Total questions: 10
Worksheet time: 5mins
¿Cuál de las siguientes afirmaciones describe mejor la relación entre los formatos de instrucciones y el rendimiento del procesador?
Los formatos de instrucciones solo afectan la velocidad de decodificación pero no el rendimiento general
Los formatos de instrucciones con campos más largos siempre producen un mejor rendimiento
Los formatos de instrucciones influyen en el tamaño del código y en la eficiencia de la etapa de búsqueda del pipeline
Los formatos de instrucciones no tienen ninguna relación con el pipeline del procesador
En una arquitectura de pipeline, ¿qué fenómeno ocurre cuando una instrucción depende del resultado de una instrucción anterior que aún está en el pipeline?
Ejecución especulativa
Superscalaridad
Dependencia de datos
Bifurcación predictiva
Si un procesador implementa una arquitectura superscalar con 3 unidades funcionales independientes, ¿cuál sería el speedup teórico máximo en comparación con un procesador escalar equivalente (sin considerar otros factores limitantes)?
1.5x
2x
3x
6x
¿Qué modo de direccionamiento sería más eficiente para acceder a elementos de un arreglo en iteraciones sucesivas?
Direccionamiento directo
Direccionamiento inmediato
Direccionamiento indirecto
Direccionamiento indexado
Una CPU implementa un pipeline de 5 etapas. Si se ejecutan 100 instrucciones sin dependencias ni riesgos, ¿cuántos ciclos de reloj se necesitarán aproximadamente para completar todas las instrucciones (asumiendo que no hay otras optimizaciones)?
500 ciclos
104 ciclos
100 ciclos
5 ciclos
¿Cuál de los siguientes NO es un desafío típico en el diseño de procesadores con ejecución múltiple?
Predicción de saltos
Detección y manejo de dependencias de datos
Asignación estática de frecuencia de reloj
Reordenamiento de instrucciones
En el contexto de la arquitectura de computadores, ¿qué característica distingue principalmente a un procesador superscalar de uno escalar?
La capacidad de ejecutar instrucciones de diferentes programas simultáneamente
La capacidad de iniciar múltiples instrucciones en un mismo ciclo de reloj
El uso exclusivo de instrucciones RISC
La implementación de memoria caché de mayor tamaño
Un programador está optimizando código para una arquitectura específica. ¿Qué conocimiento sobre la arquitectura le sería MENOS útil para mejorar el rendimiento?
Los modos de direccionamiento disponibles
El tamaño de los registros del procesador
El formato de las instrucciones
El color de la placa madre del sistema
Si una instrucción en ensamblador se representa como "ADD R1, R2, #4", ¿qué modos de direccionamiento se están utilizando?
Direccionamiento por registro para R1 y R2, direccionamiento inmediato para #4
Direccionamiento directo para todos los operandos
Direccionamiento indirecto para R1, direccionamiento por registro para R2
Direccionamiento indexado para R1 y direccionamiento relativo para los demás
¿Qué técnica combina aspectos tanto de un pipeline como de la ejecución múltiple para maximizar el paralelismo a nivel de instrucción?
Multithreading
Procesamiento vectorial
Arquitectura superscalar
Memoria virtual
