Font size
S
M
L
XL
WorksheetsCấu kiện điện tử
Total questions: 257
Worksheet time: 2hrs 9mins
Name
Class
Date
1.
.….. operation results when the input signal is connected to one input with the other input connected to ground.
a)
Double-ended input
b)
Single-ended input
c)
None of these
2.
A significant feature of a differential connection is that the signals that are opposite at the inputs are highly amplified, whereas those that are common to the two inputs are only slightly amplified-the overall operation being to amplify the difference signal while rejecting the common signal at the two inputs. Since noise (any unwanted input signal) is generally common to both inputs, the differential connection tends to provide attenuation of this unwanted input while providing an amplified output of the difference signal applied to the inputs. This operating feature is referred to as ...
a)
None of these
b)
common-mode rejection
c)
common-mode operation
3.
A(n)___ is the simplest of semiconductor devices. (__là thiết bị bán dẫn đơn giản nhất)
a)
diode
b)
transistor
c)
operational amplifler
d)
LED
4.
BJT trong hình vẽ đang làm việc ở chế độ bão hòa. Nếu đòng điện base tăng lên, dòng điện collector sẽ:
a)
Giăm đi
b)
Tăng lên
c)
Gần như không đổi
d)
Ban đầu tăng lên, sau đó giảm đi
5.
Biểu đồ mức logic dòng điện của vi mạch số logic cơ bản họ 'TTL là biểu đồ mức logic dòng điện của vi mạch số logic cơ bản họ CMOS. Phát biều này đúng hay sai?
a)
Đúng.
b)
Sai
6.
Biểu đồ mức logic thể hiện như hình vẽ là
a)
Biều đồ mức logic điện áp đầu ra của vi mạch số họ CMOS
b)
Biều đồ mức logic điện áp đầu vào của vi mạch số họ CMOS
c)
Biều đồ mức logic điện áp đầu vào của vị mạch số loại standard TTL
d)
Biều đồ mức logic điện áp đầu ra của vi mạch số loại standard TTL
7.
Biểu đồ mức logic thể hiện như hình vẽ là:
a)
Biểu đồ mức logic điện áp đầu ra của vi mạch số họ CMOS
b)
Biểu đồ mức logíc điện áp đầu vào của vi mạch số họ CMOS
c)
Biểu đồ mức logic điện áp đầu vào của vi mạch số loại standard TTL
d)
Biểu đồ mức logic điện áp đầu ra của vi mạch số loại standard TTL
8.
Bán dẫn loại P có đặc điểm gì khác với bán dẫn thuần?
a)
Có một điện từ lớp ngoài cùng của tạp chất nhóm V (nhóm 5) không tham gia vào liên kết cộng hóa trị nào
b)
Thiếu một điện tử lớp ngoài cùng của tạp chất nhóm III (nhóm 3) ở trong một liên kết cộng hóa trị
c)
Không khác bán dẫn thuần
d)
Tạp chất cung cấp điện tử tự do sẵn
9.
Bảng trạng thái của công logic như Hình vẽ là bảng trạng thái của cổng logic nào trong số các cổng logic sau đây?
a)
Cổng AND
b)
Cổng OR
c)
Cổng NAND
d)
Công NOR
10.
Bộ nhớ bán dẫn là 1 loại vi mạch số. Phát biểu này đúng hay sai ?
a)
Đúng
b)
Sai
11.
Cho mạch điện gồm một nguồn điện cấp cho một diode D đầu nổi tiếp với một điện trở R. Gọi UN là điện áp của nguồn, UD là điện áp mở và rd là nội trở của diode. Sơ đồ tuyến tính hóa từng đoạn đơn giản của diode nên được áp dụng trong trường hợp nào?
a)
UD là rắt nhỏ so với UN và rd là rất nhỏ so với R
b)
UD là rất nhỏ so với UN và rd là đảng kể so với R
c)
UD là đáng kể so với UN và rd là đảng kể so với R
d)
UD là đáng kể so với UN và rd là rất nhỏ so với R.
12.
Cho mạch điện như hình vẽ. Biết: Vcc =10 V, Ic =5mA, UCE =5V, UBE = 0.6 V, β = 100, và B/T được chế tạo từ silic. Giá trị của hai điện trở RB và Rc lần lượt là:
a)
188 kΩ và 1 kΩ
b)
18.8 kΩ và 1 kΩ
c)
18.8 kΩ và 10 kΩ
d)
188 kΩ và 10 kΩ
13.
Cho mạch điện như trong hình về. Nều giá trị RG tăng lên, điện áp tại cực G sẽ:
a)
Tăng lên
b)
Giảm đi
c)
Không đổi
d)
Không kết luận được là tăng hay giảm
14.
Chỉ dùng 2 chiếc điện trở loại 100 và 1 bộ khuếch đai thuật toán, có thể tạo ra mạch khuêch đại vòng kín (vòng đóng) có hệ sô khuếch đại lớn nhất là:
a)
1
b)
2
c)
3
d)
4
15.
Các vi mạch số họ CMOS đều tương thích với nhau cả về mức logic điện áp và mức logic dòng điện. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
16.
Có bao nhiêu cách mắc TRANSISTOR trong mạch
a)
2
b)
3
c)
4
17.
Có bao nhiêu cách mắc TRANSISTOR trong mạch
a)
2
b)
3
c)
4
18.
Có thể dùng nguồn xoay chiều 9V để cung cấp cho IC số làm việc. Phát biểu này đúng hay
a)
Đúng
b)
Sai
19.
Cần phải thay đổi gì đề mạch trong hình trở thành sơ đồ của một cổng NOT họ CMOS?
a)
Không cần thay đổi gì
b)
Cần thay thế T1 và T2 bằng hai D-MOSFET có loại kênh tương ứng
c)
Cần hoán đổi hai cực D và S của T1 với nhau
d)
Cần hoán đổi hai cực D và S của T2 với nhau
20.
Cổng logic OR có thể thực hiện phép toán cộng phủ định logic. Phát biểu này đúng hay sai ?
a)
Đúng
b)
Sai
21.
Cổng logic có hệ số mắc tài đầu ra (fan-out) càng lớn thì:
a)
Khả năng chống nhiễu ở đầu ra càng kém
b)
Vùng bất định ở đầu ra càng nhỏ
c)
Điều khiến được càng nhiều đầu vào của cổng logic khác
d)
Dòng ra càng ít phụ thuộc vào tải
22.
D-MOSDET làm việc ở chế độ
a)
Cả giàu và nghèo
b)
Giàu
c)
Phân cực ngược
d)
Phân cực thuận
e)
Nghèo
23.
Determine the voltage across the resistor (Xác định hiệu điện thế trên điện trở)
a)
0
b)
0.2V
c)
0.1V
d)
ls.R
e)
I
24.
Diode có .. sơ đồ tương đương?
a)
2
b)
3
c)
4
25.
Diode có mấy lớp tiếp giáp pn
a)
1
b)
2
26.
Dòng ID trong FET bằng dòng:
a)
β×IG
b)
IG
c)
IS
d)
gm×IG
27.
Dòng điện IC được tạo thành từ các hạt dẫn
a)
đa số
b)
thiểu số
c)
đa số và thiểu số
28.
Dòng điện base của BJT được tạo ra đo:
a)
Số lượng lớn các hạt dẫn đa số từ miền B khuếch tán sang miền E
b)
Các hạt dẫn đa số từ miền E khuếch tán sang miễn B, tất cả hạt dẫn này tái hợp với các hạt dẫn đa số tại miền B
c)
Các hạt dẫn đa số từ miền E khuếch tán sang miền B, một lượng nhỏ các hạt dẫn này tái hợp với các hạt dẫn đa so tai mien B
d)
Sô lượng lớn các hạt dẫn đa sô từ miên B khuêch tán sang miền E và tái hợp với các hạt đa số tại miên E
29.
E-MOSFET làm việc ở chế độ
a)
phân cực ngược
b)
nghèo
c)
giàu
d)
phân cực thuận
e)
cả giàu và nghèo
30.
EC=UBE + IBRB + Ic.RC + Ie.RE là biểu thức tương ứng với mạch vào của phương pháp phân cực ....
a)
phân cực base
b)
phân cực emitter
c)
phân cực phân áp
d)
phân cực hồi tiếp collector
31.
EC=UBE+IBRB là biểu thức tương ứng với mạch vào của phương pháp phân cực ....
a)
phân cực base
b)
phân cực emitter
c)
phân cực phân áp
d)
phân cực hồi tiếp collector
32.
EMOSFET kênh N có thể hoạt động với UGS:
a)
Âm
b)
Dương
c)
Bằng 0
d)
Lớn hơn ngưỡng UT có giá trị dương
33.
Eth=UBE + Ib. Rth + Ie.RE là biểu thức tương ứng với mạch vào của phương pháp phân cực ....
a)
phân cực base
b)
phân cực emitter
c)
phân cực phân áp
d)
phân cực hồi tiếp collector
34.
FET có các ưu điểm
a)
hệ số khuếch đại lớn
b)
trở kháng vào nhỏ
c)
trở kháng vào lớn
d)
tiêu thụ năng lượng ít, trở kháng vào lớn
e)
tiêu thụ ít năng lượng, trở kháng vào nhỏ
35.
FET sử dụng cả hai loại hạt dẫn (điện tử và lỗ trống) để tạo thành dòng ID ?
a)
đúng
b)
sai
36.
FET tác dụng điều khiển dựa trên ...
a)
tín hiệu vào
b)
điện áp (điện trường)
c)
cả dòng điện và điện áp
d)
dòng điện
37.
FET điều khiển thông qua:
a)
Dòng điện
b)
Điện áp
c)
Dòng điện và điện áp
38.
Fan-out được xác định bới:
a)
Mức logic dòng điện đầu ra chía cho mức logic đòng điện đầu vào
b)
Mức logic điện áp đầu ra chia cho mức logic điện áp đầu vào
c)
Số lượng tải đầu ra chía cho số lượng tải đầu vào
d)
Điện áp đầu ra chia cho điện áp đầu vào
39.
Giá trị điện trở ra của Op Amp thường được tính bằng ...
a)
kiloohms
b)
không xác định
c)
megaohms
d)
ohm
40.
Giá trị điện trở vào của Op Amp thường được tính bằng ...
a)
không xác định
b)
ohm
c)
megaohms
d)
kiloohms
41.
Hoàn toàn ghép nối được vi mạch số họ CMOS với vi mạch số họ TTL cùng nguồn cung cấp +5V, khi mức logic điện áp đầu ra của vi mạch số họ CMOS ở mức cao. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
42.
Hoàn toàn ghép nối được vi mạch số họ TTL với vi mạch số họ CMOS cùng nguồn cung cấp +5V, khi mức logic điện áp đầu ra của vi mạch số họ 'TTL ở mức thấp. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
43.
Hoàn toàn ghép nối được vị mạch số họ TLL với vi mạch số họ CMOS cùng nguồn cung cấp +5V. Khi mức logic điện áp đầu ra của vi mạch số họ TTL ở mức cao. Phát biểu sau đúng hay sai?
a)
Đúng
b)
Sai
44.
Hình a là ký hiệu của JFET
a)
Kênh n
b)
Kênh p
c)
Npn
d)
Pnp
45.
Hình b là ký hiệu của JFET:
a)
Kênh n
b)
Kênh p
c)
Npn
d)
Pnp
46.
Hình nào là kỳ hiệu của diode Zener?
a)
Hình A
b)
Hình B
c)
Hình C
d)
Không có hinh nào trong số ba hình đã cho
47.
Hình vẽ minh họa cấu tạo của:
a)
JFET kênh N
b)
JFET kênh P
c)
D-MOSFET kênh N
d)
D-MOSFET kênh P
e)
E-MOSFET kênh N f. E-MOSFET kênh P
48.
Hệ số alpha có giá trị
a)
>1
b)
<1
c)
1
49.
Hệ số alpha được gọi là
a)
hệ số truyền đạt dòng điện emitter
b)
hệ số truyền đạt dòng điện collector
50.
Hệ số alpha được gọi là …
a)
hệ số truyền đạt dòng điện emitter
b)
hệ số truyền đạt dòng điện collector
51.
Hệ số beta có giá trị
a)
>1
b)
<1
c)
rất lớn hơn 1
52.
Hệ số beta có phụ thuộc vào nhiệt độ như thế nào
a)
nhiều
b)
không phụ thuộc
53.
Hệ số beta được gọi là
a)
hệ số truyền đạt dòng điện emitter
b)
hệ số truyền đạt dòng điện collector
54.
Hệ số beta được gọi là …
a)
hệ số truyền đạt dòng điện emitter
b)
hệ số truyền đạt dòng điện collector
55.
Hệ số khuếch đại vòng đóng ứng với trường hợp có hồi tiếp âm
a)
đúng
b)
sai
56.
Hệ số khuếch đại điện áp của Op Amp thường có giá trị từ ...
a)
10^3
b)
không xác định
c)
10^5 đến 10^6
57.
Hệ số nhiệt âm của diode được sử dụng để
a)
bù nhiệt độ
b)
bù điện áp
c)
bù dòng điện
d)
bù công suất
58.
Hệ số tải đầu ra Fan-out của IC họ TTL được định nghĩa là...
a)
Số đầu vào logic tối đa mà một đầu ra có thể điều khiển được
b)
Số đầu vào logic tối thiểu mà một đầu ra có thể điều khiển được
c)
Tổng số đầu vào/ đầu Ta logic mà một đầu ra có thể điều khiển được
d)
Số đầu ra logic tối đa mà một đầu ra có thể điều khiển được
59.
IC KĐTT có :
a)
hai đầu vào và hai đầu ra
b)
một đầu vào và một đầu ra
c)
hai đầu vào và một đầu ra
d)
một đầu vào và hai đầu ra
60.
IC số họ CMOS chỉ có thể dùng nguồn điện áp 1 chiều 5V. Phát biểu nay đúng hay sai?
a)
Đúng
b)
Sai
61.
IC số họ CMOS có thể dùng nguồn điện áp 1 chiều. Phát biểu này đúng hay sai ?
a)
Đúng
b)
Sai
62.
IC số họ CMOS có thể hoạt động với nguồn một chiều 9 V. Phát biều này đúng hay sai?
a)
Đúng
b)
Sai
63.
IC số họ TLL có thể dùng nguồn điện áp 1 chiều. Phát biểu này đúng hay sai ?
a)
Đúng
b)
Sai
64.
IDSS trong phương trình Shockley cho JFET được hiểu là: (Vui lòng chọn 2 tùy chọn)
a)
Drain to Source current with gate Shorted
b)
Drain to Source current with UGS=0
c)
Drain to Source current
65.
Ikt là dòng tạo bởi các hạt dẫn
a)
đa số
b)
thiểu số
c)
đa số và thiểu số
66.
Itr là dòng tạo bỏi các hạt dẫn
a)
đa số
b)
thiếu số
c)
đa số và thiểu số
67.
JFET gồm loại ... :
a)
kênh n
b)
kênh p
c)
kênh n và kênh p
d)
npn và pnp
68.
JFET kênh n, UGS giảm thì Up sẽ:
a)
tăng
b)
giảm
69.
JFET kênh n, UGS off có giá trị:
a)
<0
b)
0
c)
>0
70.
JFET kênh p, UGS off có giá trị :
a)
<0
b)
0
c)
>0
71.
JFET kênh p, UGS tăng thì Up sẽ:
a)
tăng
b)
giảm
72.
JFET là FET có chuyển tiếp PN?
a)
đúng
b)
sai
73.
JFET làm việc ở chế độ
a)
cả giàu và nghèo
b)
nghèo
c)
giàu
d)
phân cực thuận
e)
phân cực ngược
74.
JFET trong hình vẽ đang có lD bằng:
a)
IDSS
b)
0
c)
IDSS /2
d)
IDSS /4
75.
Khi E<0 thì Itr sẽ ...
a)
tăng
b)
giảm
c)
không đổi
76.
Khi E<0 thì độ rộng vùng nghèo sẽ ....
a)
tăng
b)
giảm
c)
không đổi
77.
Khi E>0 thì Ikt sẽ tăng hay giảm
a)
tăng
b)
giảm
c)
không đổi
78.
Khi E>0 thì Ikt sẽ tăng hay giảm
a)
tăng
b)
giảm
c)
không đổi
79.
Khi UGS dương, D-MOSFET kênh N hoạt động ở chế độ:
a)
Nghèo
b)
Giàu
c)
Trung lưu
d)
Thượng lưu
80.
Khi Utx tăng thì Itr sẽ ...
a)
tăng
b)
giảm
c)
không đổi
81.
Khi diode phân cực thuận, vùng nghèo sẽ:
a)
Thu hẹp vào ở một phía
b)
Mở rộng ra về một phía
c)
Mở rộng ra về cả hai phía
d)
Thu hẹp vào ở cả hai phía
e)
Cơ bản là không thay đổi
82.
Khi giữ nguyên dòng Id, tăng nhiệt độ thì điện áp thuận rơi trên chuyển tiếp pn sẽ
a)
tăng
b)
giảm
c)
không đổi
83.
Khi mắc TRANSISTOR trong mạch, có thể coi TRANSISTOR với một phần tử ... cực
a)
2
b)
3
c)
4
84.
Khi nói đến vi mạch số logic cơ bản là nói đến cổng LOGIc. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
85.
Khi so sánh nguyên lý hoạt động của .JFET với B.JT, ID được coi tương đương:
a)
IC
b)
IE
c)
IB
86.
Khi so sánh nguyên lý hoạt động của .JFET với BJT, IS được coi tương đương:
a)
IC
b)
IE
c)
IB
87.
Khi đang hoạt động, một BJT có β = 125 và IB = 30 µA. Tính đòng điện lc
a)
37.5 mA
b)
3.75 A
c)
375 µА
d)
3.75 mA
88.
Khái niệm "Dòng cấp" của vị mạch số là:
a)
Dòng điện đi ra của cổng logic tải
b)
Dòng điện đi ra của cổng logic điều khiển
c)
Dòng điện đầu vào của vị mạch số điều khiển
d)
Dòng điện trung bình của vi mạch số tải
89.
Khái niệm "Dòng thu" của vi mạch số là
a)
Dòng điện đi ra của công logic tải
b)
Dòng điện đi vào cổg logic tải
c)
Dòng điện đi ra Của cổng logic điều khiển
d)
Dòng điện tổng của vị mạch số điều khiên
90.
Lề nhiễu của một vi mạch số logic cơ bản bắt kỳ:
a)
Là sự chênh lệch giữa các mức logic ở đầu vào
b)
Là sự chênh lệch giữa các mức logic ở đầu ra
c)
Là sự chênh lệch giữa các mức logic ở đầu vào và đầu ra
d)
Là vùng bất định ở đầu vào hoặc đầu ra
91.
Lề nhiễu của một vị mạch số thể hiện tính chống nhiễu của mạch số đó. Phát biểu này? đúng hay sai?
a)
Đúng
b)
Sai
92.
Lề nhiễu mức cao là sự chênh lệch giữa điện áp vào mức cao giá trị cực tiểu Umin với nguồn cung cấp. Phát biểu này đúng hay sai ?
a)
Đúng
b)
Sai
93.
MOSFET còn gọi là IGFET?
a)
Đúng
b)
Sai
94.
MOSFET có chuyển tiếp PN?
a)
Sai
b)
Đúng
95.
MOSFET gồm mấy loại chính?
a)
4
b)
3
c)
2
96.
MOSFET gồm mấy loại?
a)
4
b)
2
c)
3
97.
MOSFET là FET có chuyển tiếp PN?
a)
sai
b)
đúng
98.
Mạch diện bên trong IC logic họ TTL collector hở (hở cực collector) có đặc điểm:
a)
Tất cả các BJT trong IC đều có cực collector không được nối đi đâu
b)
Tất cả các BJT trong IC đều có cực collector dược nối chung vào một chân IC đê cùng nối tới một điện trở ở bên ngoài IC
c)
Những BJT làm việc trực tiếp với tín hiệu vào có cực collector không được nối đi đâu
d)
Các phương án đưa ra đều sai
99.
Mạch khuếch đại không đảo có trở kháng vào lớn hơn và trở kháng ra nhỏ hơn so với bản thân IC KĐTT (không có hồi tiếp)
a)
đúng
b)
sai
100.
Mạch khuếch đại sử dụng IC KĐTT ứng dụng đặc tuyến ở vùng ...
a)
bão hòa
b)
tuyến tính
101.
Mạch khuếch đại đảo có hệ số khuếch đại âm
a)
sai
b)
đúng
102.
Mạch so sánh đảo sử dụng IC KĐTT có Ur = + Ubh khi Uv > 0 V ?
a)
sai
b)
đúng
103.
Mổi quan hệ giữa các dòng lE, IB, và lC trong BJT là:
a)
IE = lB + IC
b)
IC = IB + lE
c)
IB = lE + IC
d)
IB=lE=lC
104.
Mỗi nguyên tử silic có số điện tử ở lớp ngoài cùng là
a)
2
b)
3
c)
4
d)
6
105.
Một IC KĐTT, có KVS = 10^6, nguồn E=10 V, Ung có giá trị khoảng ...(microV)
a)
20
b)
5
c)
-10
d)
10
106.
Mức logic của IC số là điện áp xoay chiều. Phát biểu này đúng hay là sai ?
a)
Đúng
b)
Sai
107.
Mức logic điện áp cao (mức logic 1) ở đầu vào hoặc đầu ra của một cồng logic bất kỳ họ TTL là
a)
Điện áp một chiều có giá trị 0V
b)
Điện áp một chiều có giá trị 1V
c)
Điện áp một chiều có giá trị 5V
d)
Điện áp xoay chiêu có giá trị 5V
108.
Mức logic điện áp thấp (mức logic 0) ở đầu vào hoặc đầu ra của một cồng logic bắt kỳ họ TTL là:
a)
Điện áp một chiều có giá trị 1V
b)
Điện áp một chiều có giá trị 0V
c)
Điện áp một chiều có giá trị 2V
d)
Điện áp một chiều có giá trị 3V
109.
Nếu IE=8mA và IC/IB=100, xác định IB và IC
a)
79microA và 7,9mA
b)
80microA và 8mA
110.
Nếu Ku của IC KĐTT bằng vô cùng thì
a)
UP = UN = vô cùng
b)
UP = UN =Uv
c)
UP = UN
d)
UP = UN = 0
111.
Nếu Kvs =4000, Kc=0,4 thì CMRR sẽ bằng
a)
1000
b)
10
c)
100
d)
100dB
112.
Nếu một diode Zener có UDZ (hay Uz) bằng 4.7 V, phát biều nào sau đây là dúng?
a)
Điện áp mở là 4.7 V
b)
Điện áp thuận cực đại là 4,7 V
c)
Điện áp đánh thùng do điện là 4.7 V
d)
Các phương án đưa ra đều sai
113.
Nếu trở kháng vào của IC KĐTT bằng vô cùng thì
a)
UP = UN =Uv
b)
Iv+ = Iv- = 0
c)
UP = UN = 0
d)
UP = UN
114.
Nếu tín hiệu vào là xung vuông có biên độ đủ nhỏ và tần số thấp, bộ khuếch đại thuật toán vẫn có khả năng khuếch đại. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
115.
Nếu xét Sự tương thích về mức logic dòng điện thì hoàn toàn ghép nối được vi mạch số bất kỳ họ CMOS với vi mạch số họ TTL cùng nguồn cung cấp +5V. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
116.
Nếu xét sự tương thích về mức logic dòng điện thì hoàn toàn ghép nối được vi mạch số họ TTL với vi mạch số họ CMOS cùng nguồn cung cấp +5V. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
117.
Nếu xét sự tương thích về mức logic điện áp thì hoàn toàn ghép nối được vi mạch số họ CMOS với vi mạch số họ TTL cùng nguồn cung cấp +5V. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
118.
Nếu xét sự tương thích về mức logic điện áp thì hoàn toàn ghếp nối được vi mạch số họ TTL với vi mạch số họ CMOS cùng nguồn cung cấp +5V. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
119.
Phát biểu nào sau đây là SAI về IC khuếch đại thuật toán trong thực tế?
a)
Được sử dụng rộng rãi trong các thiết bị điện tử
b)
Nhiều loại thông dụng có thể thay thể cho nhau vì thông số của chúng cơ bản là đủ lý tưởng so với yêu cầu trong các mạch điện thông thường
c)
Loại đơn giản nhất chi có 3 chân, ứng với 2 tín hiệu vào và 1 tín hiệu ra
d)
Có thể hoạt động với nhiều mức điện áp nguồn khác nhau
120.
Phương pháp phân cực bằng điện áp cố định cho JFET kênh N với điều kiện EG là điện áp cấp cho cực G có giá trị:
a)
> UT
b)
Bất kỳ
c)
< 0
d)
> 0
121.
Phương pháp phân cực bằng điện áp cố định có thể dùng cho JFET kênh N với điều kiện : EG là điện áp cấp cho cực G có giá trị :
a)
> 0
b)
< 0
c)
bất kỳ
d)
> UT
122.
Phương pháp phân cực cho B/T trong hình là:
a)
Phân áp
b)
Phân cực base (phân cực cổ định)
c)
Phân cực emitter
d)
Phân cực hồi tiếp collector
123.
Phương pháp phân cực hồi tiếp điện áp có thể dùng cho JFET?
a)
Đúng
b)
Sai
124.
Phương pháp phân cực hồi tiếp điện áp có thể áp dụng cho tất cả các loại FET?
a)
đúng
b)
sai
125.
Phương pháp phân cực hồi tiếp điện áp có thể áp dụng cho tất cả loại FET?
a)
Đúng
b)
Sai
126.
Phương pháp phân cực phân áp có thể áp dụng cho tất cả các loại FET?
a)
đúng
b)
sai
127.
Phương pháp tự phân cực có thể dùng cho:
a)
E-MOSFET
b)
JFET
c)
D-MOSFET
d)
CMOS-FET
128.
Phương trình đường tải tĩnh, thể hiện mối quan hệ giữa
a)
IC và UCE
b)
IB và UBE
c)
IB và UCE
129.
Sơ đồ cấu trúc mạch như trong hình vẽ là
a)
Sơ đồ cấu trúc mạch của cổng logic loại NMOS
b)
Sơ đồ cấu trúc mạch của cổng logic loại PMOS
c)
Sơ đồ cấu trúc mạch của cổng logic loại CMOS
d)
Sơ đồ cấu trúc mạch của cổng logic loại JFET
130.
Sơ đồ cấu trúc mạch như trong hình vẽ là sơ đồ nào?
a)
Sơ đồ cấu trúc mạch của c ông logle loại NMOS
b)
Sơ đồ cấu trúc mạch của cổng logic loại PMOS
c)
Sơ đồ cầu trúc mạch của cổng logic loại CMOS
d)
Sơ đồ cầu trúc mạch của cổng logic loại JFET
131.
Sơ đồ cấu trúc mạch như trong hình vẽ là:
a)
Sơ đồ mạch khuếch đại
b)
Sơ đồ cấu trúc mạch của cổng logic họ TTL
c)
Sơ đồ cấu trúc mạch của cổng logic họ CMOS
d)
Sơ đồ mạch tạo đao động
132.
Số lượng cổng logic bên trong một IC số logic cơ bản bất kỳ là bao nhiêu?
a)
2
b)
luôn là 4
c)
>=4
d)
luôn là 6
133.
TRANSISTOR b.JT tác dụng điều khiển dựa trên ...
a)
dòng điện
b)
điện áp
c)
cả dòng và điện áp
134.
The forward current level is typically measuredin____. (Mức hiện tại chuyển tiếp thường được đo bằng)
a)
mA
b)
A
c)
nA
d)
microA
135.
Theo nội dung học, FET gồm mấy loại chính?
a)
2
b)
3
c)
4
136.
Theo tiêu chuẩn, giá trị điện áp lớn nhất cung cấp cho vi mạch số logic họ TTL
a)
Là điện áp một chiều có giá trị 0V:
b)
Là điện áp một chiều có giá trị 5V
c)
Là điện áp xoay chiều có giá trị 5V
d)
Là điện áp một chiều có giá trị 3.3V
137.
Thuật ngữ "FanI-out" của vị mạch số được gọi là:
a)
Hệ số mức logic điện áp
b)
Hệ số mức logic dòng điện
c)
Hệ số tải
d)
Hệ số ghép nối
138.
Transistor trong hình vẽ được mắc theo sơ đồ nào?
a)
E chung (CE)
b)
C chung (CC)
c)
B chung (CB)
d)
Darlington
139.
Trong .JFET, J viết tắt của:
a)
Junction
b)
Juntion
c)
Junctions
140.
Trong BJT, hạt dẫn đa số của miền emitter là hạt dẫn đa số của miền base. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
141.
Trong FET, IG có giá trị:
a)
0
b)
>0
c)
<0
d)
∞
142.
Trong JFET kênh N, khi UGS < 0 và giảm dần thì điểm thắt kênh sẽ đến sớm hơn?
a)
Đúng
b)
Sai
143.
Trong JFET, giá trị của UGS KHÔNG ảnh hướng tới lD: Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
144.
Trong JFET, vai trò hai cực D và S có thể đổi cho nhau ?
a)
Đúng
b)
Sai
145.
Trong TRANSISTOR PNP dòng điện chạy từ emitter sang collector được tạo bởi
a)
điện tử
b)
lỗ trống
c)
cả hai
146.
Trong TRANSISTOR, vùng mỏng nhất là
a)
emitter
b)
collector
c)
base
147.
Trong TRANSISTOR, vùng pha tạp nhiều nhất là
a)
emitter
b)
collector
c)
base
148.
Trong TRANSISTOR, vùng pha tạp nhỏ nhất là
a)
emitter
b)
collector
c)
base
149.
Trong chế độ mode-chung,
a)
hai đầu vào đều nối đất
b)
một tín hiệu được nối với cả hai đầu vào
c)
các đầu ra được nối với nhau
d)
các tín hiệu ra cùng pha
150.
Trong cách mắc BC, hệ số khuếch đại dòng điện Ki có giá trị
a)
>1
b)
<1
c)
1
151.
Trong cách mắc CC, hệ số khuếch đại dòng điện Ki mang dấu
a)
+
b)
-
152.
Trong cách mắc mạch CC, tín hiệu ra .. so với tín hiệu đầu vào
a)
cùng pha
b)
ngược pha
153.
Trong cách mắc mạch CC, tín hiệu ra được lấy ở cực
a)
E
b)
B
c)
C
154.
Trong cách mắc mạch EC, tín hiệu ra được lấy ở cực
a)
E
b)
B
c)
C
155.
Trong cách mắc mạch EC, tín hiệu ra.. so với tín hiệu đầu vào
a)
cùng pha
b)
ngược pha
156.
Trong hình vẽ, đồ thị bên phải là:
a)
Đặc tuyển vào của E-MOSFET
b)
Đặc tuyến ra của E-MOSFET
c)
Đặc tuyến vào của D-MOSFET
d)
Đặc tuyến ra của D-MOSPET
e)
Đặc tuyến truyền đạt của E-MOSFET f. Đặc tuyến truyền đạt của D-MOSFET
157.
Trong mỗi chế độ phân cực, IBQ và ICQ được tính thông qua phân tích ...
a)
mạch vào
b)
mach ra
c)
mạch ra và mạch vào
158.
Trong mỗi chế độ phân cực, UCEQ được tính thông qua phân tích ...
a)
mạch vào
b)
mạch ra
159.
Trong một BJT loại NPN, các miền được tạo nên từ bán dẫn loai N la:
a)
Base và emitter
b)
Base và collector
c)
Emitter và collector
d)
Base
160.
Trong nội dung học phần, đặc tuyến truyền đạt của FET thường được xác định qua ... điểm?
a)
2
b)
5
c)
4
d)
3
161.
Trong sơ đồ tương đương của diode lý tưởng, UD bằng
a)
UDo
b)
0
c)
0,3V
d)
0,7V
162.
Trong sơ đồ tương đương của diode lý tưởng, rD bằng
a)
UD/ID
b)
0
c)
lớn hơn 0
d)
bé hơn 0
163.
Trong sơ đồ tương đương tham số re, mạch mắc EC có rr (điện trở ra) = ...
a)
betre + (beta + 1)RE
b)
betrc
c)
rc
d)
betre
164.
Trong sơ đồ tương đương tham số re, mạch mắc EC có rv (điện trở vào) = ...
a)
betre + (beta +1)RE
b)
betrc
c)
rb
d)
betre
165.
Trong sơ đồ tương đương tuyến tính tần số thấp đơn giản, rD bằng
a)
0
b)
UD/ID
c)
UDo/ID
166.
Trong vùng bão hòa của đặc tuyến ra của JFET kênh N, dòng điện
a)
giảm
b)
tăng
c)
không xác định
d)
gần như không đổi
167.
Trong vùng bão hòa của đặc tuyến ra của JFET kênh N, dòng điện ID chạy qua FET có giá trị ... khi UGS giảm
a)
tăng
b)
gần như không đổi
c)
giảm
d)
không xác định
168.
Trong vùng bảo hòa của đặc tuyến ra của JFET kênh N, dòng điện ID chạy qua FET có giá trị ... khi UDS tăng
a)
tăng không đáng kể
b)
giảm
c)
không xác định
d)
tăng nhanh
169.
Trong vùng tuyến tính (điện trở thuần) của đặc tuyến ra của JFET kênh N, theo công thức trong giáo trình thì điện trở của FET có giá trị ... khi UDS tăng (ứng với UGS không đổi)
a)
gần như không đổi
b)
tăng
c)
không xác định
d)
giảm
170.
Trong vùng tuyến tính (điện trở thuần) của đặc tuyến ra của JFET kênh N, điện trở của FET có giá trị ... khi UGS giảm (ứng với UDS không đổi)
a)
không xác định
b)
giảm
c)
tăng
d)
gần như không đổi
171.
Trong vùng tuyến tính của đặc tuyến ra của JFET kênh N, dòng điện ID chạy qua FET có giá trị ... khi UDS tăng
a)
không xác định
b)
gần như không đổi
c)
giảm
d)
tăng
172.
Trường hợp nào trong số sau đây gây ra hiện tượng "tín hiệu vào của bộ khuếch đại thuật toán là hình sin nhưng tín hiệu ra lại có dạng gẳn giống xung tam giác"?
a)
Điện áp nguồn của bộ khuếch đại thuật toán không đủ lớn
b)
Biên độ của hình sin quá lớn so với điện áp nguồn
c)
Biên độ của hình sin quá nhỏ so với điện áp nguồn
d)
Tần số của hình sin quá lớn so với tốc độ đáp ứng của bộ khuếch đại thuật toán
173.
Tín hiệu logic sử dụng cho vi mạch số logic là mức điện áp xoay chiều. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
174.
Tính ICQ biết UBE=0,7V
a)
2,01mA
b)
2,11mA
c)
3.01mA
d)
2,71mA
175.
Tính ID trong mạch ở hình vẽ? (mA)
a)
1.6
b)
2.8
c)
4.8
d)
2.4
176.
Tính IDQ ? (mA)
a)
5.625
b)
-5.325
c)
-5.625
d)
5.325
177.
Tính VD ?
a)
2 V
b)
0 V
c)
-2 V
d)
16 V
178.
Tính VD trong mạch ở hình vẽ? (V)
a)
10.24
b)
12.4
c)
2.8
d)
4.8
179.
Tính VDG trong mạch ở hình vẽ? (V)
a)
8.42
b)
6.8
c)
2.8
d)
10
180.
Tính VDSQ ?
a)
2.45 V
b)
0 V
c)
6.35 V
d)
4.75 V
181.
Tính VDSQ trong mạch ở hình vẽ? (V) với IDQ = 2.4 mA
a)
8.25
b)
6.64
c)
8.2
d)
6
182.
Tính VG ?
a)
16 V
b)
2 V
c)
0 V
d)
-2 V
183.
Tính VG trong mạch ở hình vẽ? (V)
a)
-1.8
b)
2.8
c)
1.82
d)
-4.8
184.
Tính VGSQ ?
a)
2 V
b)
0 V
c)
16 V
d)
-2 V
185.
Tính VS ?
a)
16 V
b)
2 V
c)
-2 V
d)
0 V
186.
Tính VS trong mạch ở hình vẽ? (V)
a)
4.8
b)
3.8
c)
2.4
d)
3.6
187.
Tính dòng điện IBQ theo sơ đồ tương đương của mạch ở hình vẽ. TRANSISTOR Si, beta =100
a)
15,67microA
b)
1,567mA
c)
9,625microA
d)
9,625mA
e)
13,48microA
188.
Từ đặc tuyến ra không thể vẽ được đặc tuyến truyền đạt của FET?
a)
sai
b)
đúng
189.
Từ đặc tuyến ra không thể vẽ được đặc tuyến truyền đạt của JFET
a)
Đúng
b)
Sai
190.
UCE=Ec - Ic.RC là phương trình đường tải của phương pháp phân cực ...
a)
phân cực base
b)
phân cực emitter
c)
phân cực phân áp
d)
phân cực hồi tiếp collector
191.
UCE=Ec - Ic.RC-Ie.RE là phương trình đường tải của phương pháp phân cực .... phân cực base
a)
phân cực base
b)
phân cực emitter
c)
phân cực phân áp
d)
phân cực hồi tiếp collector
192.
UD =
a)
UA-UK
b)
UK-UA
193.
Vi mạch 74HC04 có số lượng cổng logic và sơ đồ chân như vi mạch 74AS04. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
194.
Vi mạch 74S04 có số lượng cổng logic và sơ đồ chân như vi mạch 74LS04. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
195.
Vi mạch số CMOS là loại vi mạch số có cấu trúc bao gồm chủ yếu là các transistor trường loại EMOSFET. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
196.
Vi mạch số CMOS là loại vi mạch số có cấu trúc bao gồm chủ yếu là các transistor trường loại JFET. Phát biểu này đúng hay sai?
a)
Đúng
b)
Sai
197.
Vi mạch số TTL là loại vi mạch số có cấu trúc bao gồm 1 nửa là các transistor trường, một nửa còn lại là các transistor tiếp xúc lưỡng cực. Phát biểu này đúng hay sai ?
a)
Đúng
b)
Sai
198.
Vi mạch số TTL là loại vi mạch số có cấu trúc bao gồm chủ yếu là các transistor tiếp xúc lưỡng cực. Phát biểu này đúng hay sai ?
a)
Đúng
b)
Sai
199.
Vi mạch số là vi mạch thực hiện các phép toán số học. Phát biểu này đúng hay sai ?
a)
Đúng
b)
Sai
200.
Vi mạch ổn định điện áp 1 chiều là vi mạch số. Phát biểu này đúng hay sai ?
a)
Đúng
b)
Sai
201.
Xác định chế độ đầu vào của IC KĐTT trong hình vẽ
a)
đầu vào đơn
b)
không có đáp án đúng
c)
đầu vào mode chung
d)
đầu vào vi sai
202.
Xác định chế độ đầu vào của IC KĐTT trong hình vẽ?
a)
đầu vào mode chung
b)
không có đáp án đúng
c)
đầu vào vi sai
d)
đầu vào đơn
203.
Xác định giá trị dòng ID với các thông số :
a)
-4,65mA
b)
0
c)
4,65mA
d)
ls
e)
-4,85mA
204.
Xác định giá trị dòng ID với các thông số: E =5V; R=5K, Diode Si
a)
1mA
b)
4,76mA
c)
5mA
d)
4,9mA
e)
0,85mA f. 0,86mA
205.
Xác định giá trị nguồn E với các thông số : R=2K, Diode Ge
a)
9,31V
b)
9,61V
c)
10,1V
d)
10V
e)
UD+9,31 (V)
206.
Xác định giá trị nguồn E để đầu ra đạt mức điện áp danh định với Dz 1N4740, R=100ohm
a)
9,31V
b)
9,61V
c)
10,1V
d)
10V
e)
12,5V
207.
Xác định giá trị điện trở Rf?
a)
30MΩ
b)
1MΩ
c)
300kΩ
d)
3MΩ
208.
Xác định hệ số khuếch đại của mạch trong hình vẽ?
a)
-100
b)
-101
c)
101
d)
100
209.
về mặt lý thuyết, nếu tăng Uce trong khi UBE của BJT được giữ nguyên thì:
a)
Dòng điện base giảm nhẹ do tỷ lệ hạt dẫn tái hợp tại miền base giảm
b)
Dóng điện base tăng nhẹ do tỷ lệ hạt dẫn tái hợp tại miền base tăng
c)
Dòng điện base không đổi
d)
Dòng điện base tăng tỷ thuận với độ tăng của UcE
210.
Điều kiện cho JFET kênh P làm việc là?
a)
UGS < 0 và UDS < 0
b)
UGS > 0 và UDS < 0
c)
UGS > 0 và UDS > 0
d)
UGS < 0 và UDS > 0
211.
Điều kiện để JFET kênh N làm việc là?
a)
UGS > 0 và UDS < 0
b)
UGS 0
c)
UGS > 0 và UDS > 0
d)
UGS < 0 và UDS < 0
212.
Điều kiện để TRANSISTOR NPN làm việc ở chế độ khuếch đại là
a)
UE>UB>UC
b)
UE<UB<UC
213.
Điều kiện để TRANSISTOR làm việc ở chế độ khuếch đại là
a)
Je phân cực thuận, Jc phân cực ngược
b)
Je phân cực thuận, Jc phân cực thuận
c)
Je phân cực ngược, Jc phân cực thuận
d)
Je phân cực ngược, Jc phân cực ngược
214.
Điểm Q gồm
a)
IBQ
b)
ICQ
c)
UCEQ
d)
IEQ
e)
UBEQ
215.
Điểm khác nhau giữa phân cực base và phân cực emitter là :
a)
RE và sự ổn định của điểm làm việc
b)
RE
c)
sự ổn định của điểm làm việc
216.
Điểm làm tĩnh Q gồm ...
a)
IBQ ICQ và UCEQ
b)
ICQ và UCEQ
c)
IBQ và UCEQ
217.
Điện thế nhiệt UT tại nhiệt độ 55°C có giá trị xắp xi:
a)
28.3 mV
b)
25 mV
c)
26.1 mV
d)
29.9 mV
218.
Điện áp lệch đầu vào (điện áp lệch không) của bộ khuếch đại thuật toán lý tưởng có giá trị bằng:
a)
Điện áp ra
b)
-∞
c)
+∞
219.
Điện áp tiếp xúc tại vùng nghèo của diode chế tạo bằng silic là xắp xi:
a)
0.3 V
b)
0.7 V
c)
1.2 V
d)
1.5 V
220.
Điện áp vào offset gây sai số điện áp ở đầu ra
a)
sai
b)
đúng
221.
Đầu vào hoặc đầu ra của một công logic bất kỳ:
a)
sẽ ở mức logic 0 hoặc mức logic 1
b)
sẽ ở mức logic 0 và mức logic 1
c)
luôn ở mức logic 0
d)
luôn ở mức logic 1
222.
Đặc tuyến biên độ - tần số (đặc tuyến tần số) của một bộ khuếch đai thuật toán mô tả sự phụ thuộc của đại lượng Y vào đại lượng X. trong đó:
a)
Y là tần số của tín hiệu ra: X là tần số của tín hiệu vào
b)
Y là biên độ của tín hiệu ra: X là biên độ của tín hiệu vão
c)
Y là hệ số khuếch đại vòng hở: X là biên độ của tín hiệu vào
d)
Y là hệ số khuếch đại vòng hở: X là tần số của tín hiệu vào
223.
Đặc tuyến của IC KĐTT có mấy vùng?
a)
2
b)
1
c)
4
d)
3
224.
Đặc tuyến ra của .JFET còn được gọi là:
a)
drain characteristics
b)
transfer characteristics
225.
Đặc tuyến ra của .JFET gồm mấy vùng:
a)
1
b)
2
c)
3
226.
Đặc tuyến ra của .JFET thể hiện mối quan hệ giữa ... và …:
a)
ID, UGS
b)
ID, UDS
c)
IS, UDS
227.
Đặc tuyến ra của FET gồm mấy vùng?
a)
3
b)
2
c)
4
228.
Đặc tuyến ra của FET gồm vùng?
a)
2
b)
3
c)
4
229.
Đặc tuyến ra của JFET còn được gọi là
a)
Drain charateristics.
b)
Tranfer charateristics
230.
Đặc tuyến ra của JFET thể hiện mối quan hệ giữa … và …
a)
ID, UGS
b)
ID, UDS
c)
IS, UDS
231.
Đặc tuyến ra của TRANSISTOR gồm mấy vùng
a)
4
b)
2
c)
3
232.
Đặc tuyến truyền đạt của .JFET thể hiện mối quan hệ giữa... và ... :
a)
ID, UGS
b)
ID, UDS
c)
IS, UDS
233.
Đặc tuyến truyền đạt của FET thường được xác định qua mấy điểm?
a)
5
b)
4
c)
3
d)
2
234.
Đặc điểm của mạch khuếch đại không đảo sử dụng IC KĐTT là
a)
tín hiệu vào nối với đầu vào đảo
b)
có hồi tiếp âm và dương
c)
không có hồi tiếp
d)
có hồi tiếp âm
e)
có hồi tiếp dương f. tín hiệu vào nối với đầu vào không đảo
235.
Đặc điểm của mạch khuếch đại sử dụng IC KĐTT là
a)
có hồi tiếp âm
b)
không có hồi tiếp
c)
có hồi tiếp âm và dương
d)
có hồi tiếp dương
236.
Đặc điểm của mạch khuếch đại đảo sử dụng IC KĐTT là
a)
tín hiệu vào nối với đầu vào không đảo
b)
tín hiệu vào nối với đầu vào đảo
c)
có hồi tiếp âm
d)
có hồi tiếp âm và dương
e)
không có hồi tiếp f. có hồi tiếp dương
237.
Đặc điểm của mạch so sánh sử dụng IC KĐTT là
a)
không có hồi tiếp
b)
có hồi tiếp âm
c)
có hồi tiếp dương
d)
có hồi tiếp âm và dương
238.
Đặc điểm nào không cần thiết phải có ở IC KĐTT
a)
công suất nhỏ
b)
trở kháng vào cao
c)
hệ số khuếch đại lớn
d)
trở kháng ra nhỏ
239.
ĐỂ TRANSISTOR NPN làm việc ở chế độ khuếch đại thì
a)
UCE >0
b)
UCE <0
240.
Để IC KĐTT có thể sử dụng như một bộ so sánh, tính chất nào sau đây quan trọng nhất?
a)
Không có đáp án đúng
b)
Kvs rất lớn
c)
Trở kháng vào rất lớn
d)
Trở kháng ra rất nhỏ
241.
Để JFET Kênh n làm việc, UGS phải có giá trị
a)
0
b)
>0
c)
<0
d)
<=0
242.
Để JFET kênh P hoạt động ở vùng bão hòa (vùng thất kênh, active region, hay saturation region), điều kiện cần của UGS là:
a)
Không âm
b)
Không dương
c)
Khác 0
d)
Có giá trị bất kỳ
243.
Để JFET kênh p làm việc, UGS phải có giá trị :
a)
0
b)
>0
c)
0
d)
>=0
244.
Để TRANSISTOR NPN làm việc ở chế độ khuếch đại thì
a)
UCE >0
b)
UCE <0
245.
Để vẽ đặc tuyến ra cần đo ... tương ứng với sự thay đổi giá trị của ...
a)
IC và IB
b)
IB và UCE
c)
IC và UCE
246.
Để vẽ đặc tuyến vào cần đo ... tương ứng với sự thay đổi giá trị của ...
a)
IB và EB
b)
IB và UCE
c)
IC và UCE
247.
Đối với .JFET, phương trình Shockley, biểu diễn mối quan hệ giữa ... và ...
a)
ID,UDS
b)
ID, UD
c)
ID, UGS
248.
Đối với IC KĐTT, đặc tuyến biên độ thể hiện ?
a)
hệ số khuếch đại Kvs theo điện áp vào Uv
b)
mối quan hệ giữa điện áp ra Ur theo điện áp vào Uv
c)
mối quan hệ giữa điện áp ra Ur theo tần số tín hiệu vào
d)
hệ số khuếch đại Kvs theo tần số tín hiệu vào
249.
Đối với IC KĐTT, đặc tuyến biên độ tần số thể hiện ?
a)
mối quan hệ giữa điện áp ra Ur theo tần số tín hiệu vào
b)
hệ số khuếch đại Kvs theo điện áp vào Uv
c)
mối quan hệ giữa điện áp ra Ur theo điện áp vào Uv
d)
hệ số khuếch đại Kvs theo tần số tín hiệu vào
250.
Đối với một BJT làm việc ở chế độ khuếch đại, điều kiện cần dề điểm làm việc tĩnh (một chiều) của nó nằm ở giữa đường tải tĩnh (một chiều) là:
a)
Giá trị một chiều của Uce băng một nửa giá trị điện áp nguồn cung cấp và Ic = c(max)
b)
Giá trị một chiều của Uce đạt cực đại và Ic = Ic(max)/2
c)
Giá trị một chiều của Uce bằng một nửa giá trị điện áp nguồn cung cấp và Ic = Ic(max)/2
d)
Các phương án dưa ra đều sai
251.
Ở chế độ vi sai, hai đầu vào của IC KĐTT sẽ được mắc với?
a)
một đầu vào nối với tín hiệu vào, đầu vào còn lại nối đất
b)
hai tín hiệu vào giống nhau
c)
không có đáp án đúng
d)
một tín hiệu vào
e)
hai tín hiệu vào ngược pha
252.
Ở chế độ đầu vào đơn, hai đầu vào của IC KĐTT sẽ được mắc với ?
a)
hai tín hiệu vào ngược pha
b)
không có đáp án đúng
c)
một tín hiệu vào
d)
một đầu vào nối với tín hiệu vào, đầu vào còn lại nối đất
e)
hai tín hiệu vào giống nhau
253.
Ở mạch so sánh không đảo dùng IC KĐTT, khi Uv > Ung thì đầu ra bằng
a)
+Ubh
b)
-Ec
c)
-Ubh
d)
+Ec
254.
Ở mạch so sánh đảo dùng IC KĐTT, khi Uv > Ung thì đầu ra bằng
a)
-Ec
b)
-Ubh
c)
+Ubh
d)
+Ec
255.
Ở mạch trong hình vẽ, ứng với nửa chu kỳ dương của tín hiệu vào, diode sẽ
a)
phân cực thuận
b)
phân cực ngược
c)
đánh thủng
d)
đáp án khác
256.
Ở mạch trong hình, chế độ phân cực được sử dụng là phân cực ...
a)
base
b)
phân áp
c)
emitter
d)
hồi tiếp collector
257.
Ứng dụng nào dưới đây KHÔNG phải ứng dụng đặc trưng của diode?
a)
Khuếch đại tín hiệu
b)
Chính lưu nửa chu kỷ
c)
Hạn mức điện áp
d)
Chinh lưu cả chu kỳ
Reset
