Si es permetés que l’RSE pogués tractar excepcions llavors el sistema entraria en un bucle infinit en el moment en què es produís una excepció mentre s’executa l’RSE.

• Verdader

• Fals

L’excepció per accés no alineat a memòria pot ser inhibida a través del camp Interrupt Mask.

• Verdader

• Fals

Una excepció no pot ser atesa fins que la instrucció en curs hagi finalitzat.

• Verdader

• Fals

En un sistema amb memòria virtual que té una mida de pàgina fixa, la mida de la taula de pàgines augmentarà tant si s’augmenta la mida de l’espai d’adreçament virtual com si s’augmenta la mida de l’espai d’adreçament físic

• Verdader

• Fals

Per a una fallada de lectura, una cache d’escriptura immediata sense assignació té el mateix temps de penalització que una cache d’escriptura retardada amb assignació

• Verdader

• Fals

Un accés a memòria mai canviarà l’estat de la taula de pàgines si es produeix un encert al TLB a una entrada amb el bit de validesa a 1.

• Verdader

• Fals

Si el bit EXL val 1, les interrupcions seran ignorades.

• Verdader

• Fals

En un sistema amb memòria virtual, la mida total d’un programa i les seves dades poden excedir la capacitat de la memòria física.

• Verdader

• Fals

En una memòria cache amb política d’escriptura immediata sense assignació, un accés a la memòria cache pot implicar dos accesos a memòria principal.

• Verdader

• Fals

En una subrutina, una variable local de tipus enter sempre es guardarà en un registre.

• Verdader

• Fals