Search Header Logo

RTL desing

Authored by Sebastian SM

Computers

University

Used 2+ times

RTL desing
AI

AI Actions

Add similar questions

Adjust reading levels

Convert to real-world scenario

Translate activity

More...

    Content View

    Student View

7 questions

Show all answers

1.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿Que significa RTL?

Register Transistor Logic

Register Transfer Logic

Register Transfer Level

Register Theory Level

2.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿Cual metodo de diseño es más utilizado?

Estableciendo el tiempo de reloj desde un principio.

Estableciendo circuitos lógicos para posteriormente establecer el tiempo de reloj.

3.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Su diseño se basa en la comunicación por buses que dependen de la necesidad del sistema embebido y la multiplexación de datos,

Datapath

Controlador

Circuito logico

Reloj

4.

MULTIPLE SELECT QUESTION

45 sec • 1 pt

¿Que variables estan presente en todo el diseño RTL?

PSoC 4

Fuente de poder

Registros

Tiempo (clock)

5.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿La mala conexion de LHS y RHS se le llama?

Error combinacional

Binarios incorrectos

Combinatorial Loops

Valor ALWAYS asignado

6.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Secciones donde el funcionamiento RTL se vuelve lento

Zona de calor

Corner

Vuelta

Loop

7.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿Cual es la ultima fase del diseño RTL?

Prime Time (Timing Reports)

Desing Compiler Graphical

Prime Time

GDSII

Access all questions and much more by creating a free account

Create resources

Host any resource

Get auto-graded reports

Google

Continue with Google

Email

Continue with Email

Classlink

Continue with Classlink

Clever

Continue with Clever

or continue with

Microsoft

Microsoft

Apple

Apple

Others

Others

Already have an account?