LATCH E FLIP-FLOP

O LATCH TIPO D da figura possui diagrama de tempo para entrada D e EN. O LATCH está inicialmente no estado reset. Selecione as etapas de construir o diagrama de tempo da saída Q

• 1ª→Encontrar o gráfico da entrada EN

• 2ª→Passar linhas tracejadas verticais onde EN habilita o LATCH D (EN=1)

• 3ª→ No trecho onde EN=1, copiar o gráfico, o que está na entrada D para saída Q

• 4ª→ No trecho onde EN=0, o LATCH D fica no estado de memória

Selecione todas as resposta relacionada a figura ao lado esquerdo:

• É um LACTH

• É um FLIP_FLOP

• É transparente, pois D=Q enquanto EN=1

• Reponde pela borda de descida do clock

• Na borda de subida do clock ↑ D=Q

A figura é um flip-flop JK. Selecione a resposta correta

• J=K=1.

  Q comuta na borda de descida do clock ↓

• J=K=1.

  Q comuta na borda de subida do clock ↑

• J=K=1.

  Q =0

• J=K=1.

  Q=1

• J=K=1.

  Estado race

O LATCH TIPO D da figura possui diagrama de tempo para entrada D e EN. O LATCH está inicialmente no estado reset. Selecione o diagrama de tempo para a saída Q

• 
• 
• 
• 

Considere que a frequência de clock para um flip-flop tipo T é 20 MHz. Determine a frequência da saída

• 20 MHz

• 2 MHz

• 10 MHz

• 1 MHz

Para desenhar a forma de onda da saída Q de um flip-flop é necessário identificar qual a borda de clock que ele responde e tracejar retas verticais em cada transição. Selecione a forma de onda da saída Q do flip-flop JK da figura:

• 
• 
• 

Porque as entradas são barradas:

• Indicar que as saídas do LATCH são iguais as entradas

• Indicar que o LATCH respondem a nível baixo nas entrada

• Indicar que o LATCH respondem a nível alto nas entrada

• Indicar que o LATCH foi implementado com portas NOR

Como encontrar as entradas SET e RESET do latch da figura ao lado:

• Chama as duas entradas de SET

• Escolhe o SET e RESET onde quiser

• Considera a saída no estado SET ou RESET e faz analise para encontrar as entradas

• Chama as duas entradas de RESET

Como preencher a tabela verdade do latch SR da figura ao lado