AC. Tema 5. Planificación dinámica

Para conseguir un CPI < 1

• Con las técnicas de segmentación es suficiente
• Es necesario poder hacer ejecuciones "fuera de orden"
• Es necesario "emitir" más de una instrucción por ciclo
• Solo necesitamos tener varias instrucciones en ejecución al mismo tiempo

Con respecto a las técnicas de planificación de instrucciones

• El HW se encarga de la planificación dinámica y el SW de la estática
• El HW se encarga de la planificación estática y el SW de la dinámica
• Un computador usará planificación estática o dinámica pero no ambas
• Todas las respuestas son falsas

¿Cuántos bloques básicos hay en el siguiente fragmento de código?

• 1
• 2
• 3
• 4

Para poder iniciar más de una instrucción por ciclo

• Es imprescindible tener varios niveles de caché

• Es necesario un buffer de instrucciones entre la caché y la mem. principal
• Necesitamos aumentar el nº de inst. disponibles para decodificar cada ciclo
• Todas las opciones son correctas

Supón el siguiente fragmento de código. En una ejecución fuera de orden no habría problema si...

• La inst. 1 se ejecutara después de la inst. 2
• La inst. 4 se ejecutara antes que el resto de instrucciones
• La inst. 3 se ejecutara antes que la inst. 2
• Todas las respuestas son incorrectas

Para poder implementar de forma segura una ejecución fuera de orden (out of order)...

• Emisión, envío y graduación deben hacerse en orden
• Emisión, envío y graduación pueden hacerse fuera de orden
• Emisión y envío deben hacerse en orden, y graduación puede fuera de orden
• Emisión y graduación deben hacerse en orden, y envío puede fuera de orden

Al dividir la emisión de instrucciones en emisión y envío

• La emisión chequea riesgos de datos, y el envío los riesgos estructurales
• La emisión chequea riesgos de control, y el envío los riesgos de datos
• Si emito N instrucciones por ciclo, puedo enviar N instrucciones por ciclo
• Todas las respuestas son falsas

Las estaciones de reserva

• Son estructuras intermedias entre el buffer de instrucciones y las UF
• Pueden agruparse o asociarse individualmente a cada UF
• Junto con el Reorder Buffer, son ejemplos de la técnica de Shelving
• Todas las respuestas son correctas

La clave para evitar riesgos RAW que afecten a instrucciones de memoria en una ejecución superescalar es

• Controlar que todas las instrucciones de memoria se ejecuten en orden
• Mantener el orden de los LOAD frente a otros LOAD y STORE
• Mantener el orden de los STORE frente al resto de accesos a memoria
• No se pueden producir riesgos RAW con instrucciones de memoria

A y B son instrucciones de memoria consecutivas que acceden a diferentes direcciones. En una ejecución fuera de orden...

• Si A es un LOAD y B es un STORE, B no puede adelantar a A
• Todas las opciones son ciertas (salvo la que dice que todas son falsas)
• Si A es un STORE y B es un LOAD, B no puede adelantar a A
• Todas las opciones son falsas