SW_CEZ_Second20

SW_CEZ_Second20

University

20 Qs

quiz-placeholder

Similar activities

Python

Python

University

20 Qs

Professionalism in Robotics Engineering Final Assessment

Professionalism in Robotics Engineering Final Assessment

9th Grade - University

20 Qs

ICDL M 1.2 - Desktop icone impostazioni

ICDL M 1.2 - Desktop icone impostazioni

12th Grade - University

20 Qs

Android UI Elements Quiz

Android UI Elements Quiz

University

20 Qs

Quiz Blockchain Security

Quiz Blockchain Security

University

20 Qs

arta

arta

University

18 Qs

C-Volution (Intermediate)

C-Volution (Intermediate)

University

20 Qs

PHP File and Database Management Quiz

PHP File and Database Management Quiz

University

15 Qs

SW_CEZ_Second20

SW_CEZ_Second20

Assessment

Quiz

Information Technology (IT)

University

Practice Problem

Medium

Created by

Nazar Grin

Used 1+ times

FREE Resource

AI

Enhance your content in a minute

Add similar questions
Adjust reading levels
Convert to real-world scenario
Translate activity
More...

20 questions

Show all answers

1.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Układ który wykonuje przekazywanie danych z kilku źródeł do jednego odbiornika, wybranego w zależności od sygnałów sterujących to:

demultiplekser

dekoder

multiplekser

2.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Media Image

Prezentowany na schemacie układ, to:

rejestr przesuwny 4-bitowy

licznik modulo 16

rejestr równoległy

3.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Przypisanie proceduralne w Verilogu:

jest zawsze wykonywane w bloku always

formułuje się używając słowa assign

jest wykonywane gdy wyrażenie zmieni wartość niezależnie od kolejności umieszczenia w kodzie

4.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Media Image

Poniższy kod w języku Verilog opisuje:

filtr o skończonej odpowiedzi impulsowej

filtr o nieskończonej odpowiedzi impulsowej

jednostkę sterującą procesora

5.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Układy z rodziny Cyclone V należą do układów

SPLD

CPLD

FPGA

6.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Przy kodowaniu automatów kodem one-hot, koszt realizacji takiego automatu (zajmowana powierzchnia układu FPGA) będzie:

zawsze taki sam jak dla kodu Gray'a

najwyższy

najniższy

7.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Media Image

Poniższy układ, opisany w języku Verilog, to:

algorytmiczny opis układu mnożącego z przesuwaniem mnożnika w lewo

algorytmiczny opis układu mnożącego z przesuwaniem mnożnika w prawo

algorytmiczny opis układu mnożącego Wallace'a

Create a free account and access millions of resources

Create resources

Host any resource

Get auto-graded reports

Google

Continue with Google

Email

Continue with Email

Classlink

Continue with Classlink

Clever

Continue with Clever

or continue with

Microsoft

Microsoft

Apple

Apple

Others

Others

By signing up, you agree to our Terms of Service & Privacy Policy

Already have an account?