SW_CEZ_Second20

SW_CEZ_Second20

University

20 Qs

quiz-placeholder

Similar activities

Nowoczesne technologie

Nowoczesne technologie

10th Grade - University

22 Qs

Test wiedzy: Tablice jednowymiarowe w C++

Test wiedzy: Tablice jednowymiarowe w C++

10th Grade - University

15 Qs

Lei de Ohm e redes

Lei de Ohm e redes

University

20 Qs

8 - DISEÑO

8 - DISEÑO

University

19 Qs

SW_CEZ_2025_First20

SW_CEZ_2025_First20

University

20 Qs

zajęcia 1 - IWPB - spr wiedzy cz. 1

zajęcia 1 - IWPB - spr wiedzy cz. 1

University

20 Qs

Bezpieczeństwo w sieci dla uczniów

Bezpieczeństwo w sieci dla uczniów

6th Grade - University

20 Qs

Projektowanie sieci (56-61 WSIP)

Projektowanie sieci (56-61 WSIP)

10th Grade - University

16 Qs

SW_CEZ_Second20

SW_CEZ_Second20

Assessment

Quiz

Information Technology (IT)

University

Medium

Created by

Nazar Grin

Used 1+ times

FREE Resource

20 questions

Show all answers

1.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Układ który wykonuje przekazywanie danych z kilku źródeł do jednego odbiornika, wybranego w zależności od sygnałów sterujących to:

demultiplekser

dekoder

multiplekser

2.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Media Image

Prezentowany na schemacie układ, to:

rejestr przesuwny 4-bitowy

licznik modulo 16

rejestr równoległy

3.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Przypisanie proceduralne w Verilogu:

jest zawsze wykonywane w bloku always

formułuje się używając słowa assign

jest wykonywane gdy wyrażenie zmieni wartość niezależnie od kolejności umieszczenia w kodzie

4.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Media Image

Poniższy kod w języku Verilog opisuje:

filtr o skończonej odpowiedzi impulsowej

filtr o nieskończonej odpowiedzi impulsowej

jednostkę sterującą procesora

5.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Układy z rodziny Cyclone V należą do układów

SPLD

CPLD

FPGA

6.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Przy kodowaniu automatów kodem one-hot, koszt realizacji takiego automatu (zajmowana powierzchnia układu FPGA) będzie:

zawsze taki sam jak dla kodu Gray'a

najwyższy

najniższy

7.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Media Image

Poniższy układ, opisany w języku Verilog, to:

algorytmiczny opis układu mnożącego z przesuwaniem mnożnika w lewo

algorytmiczny opis układu mnożącego z przesuwaniem mnożnika w prawo

algorytmiczny opis układu mnożącego Wallace'a

Create a free account and access millions of resources

Create resources
Host any resource
Get auto-graded reports
or continue with
Microsoft
Apple
Others
By signing up, you agree to our Terms of Service & Privacy Policy
Already have an account?

Discover more resources for Information Technology (IT)