Font size
WorksheetsMODULO 1 PERIFÉRICOS E INTERFACES (Corregido)
Total questions: 42
Worksheet time: 21mins
¿Cuál de las siguientes funciones no corresponden a un interfaz?
Corrección de posibles errores en las transmisiones
Corrección de posibles errores en las transmisiones
Almacenamiento temporal de información
Ejecución de instrucciones de entrada/salida tipo: in() y out()
Cuando hablamos del sistema de interrupciones del I8086, ¿Cuál de las siguientes afirmaciones es CIERTA?
Los dispositivos se identifican por consulta de estado ya que implementa unos sistemas de interrupciones no vectorizado
Las direcciones de las rutinas de servicio de cada una de las interrupciones están almacenadas en una tabla que puede ocupar hasta 1024 bytes
El sistema es capaz de gestionar hasta 1024 líneas de interrupción de forma vectorizada
Todas las anteriores son falsas
Respecto al sistema de E/S en un procesador, ¿Cuál de las siguientes afirmaciones es verdadera?
Las instrucciones del tipo IN/OUT pueden utilizarse para acceder a los puertos mapeados como memoria (memory mapped I/O) en un sistema basado en el procesador I8086.
En el procesador I8086 los puertos pueden ser mapeados como
memoria (memory mapped I/O) o E/S
Los registros de los periféricos simulados en el simulador PCSpim pueden mapearse como memoria o como entrada/salida
Todas las anteriores son falsas
Cuando se realizan transferencias por DMA haciendo uso de un controlador similar al 8237 de Intel, ¿Cuál de las siguientes afirmaciones es CIERTA?
Los puertos se seleccionan en base a su dirección que se encuentra en el bus de direcciones
Cuando el periférico solicita una transferencia por DMA el controlador de DMA automáticamente toma el control de los buses para realizar la transferencia independientemente del procesador
En las transferencias por DMA el direccionamiento de los puertos se realiza mediante las instrucciones IN/OUT
En las transferencias por DMA los puertos son seleccionados por la
señal DACK del contador DMA
Respecto al comando de final de interrupción (EOI) en un controlador i8259 ¿Cuál de las siguientes afirmaciones es falsa?
No es necesario enviar un comando de EOI cuando se programa
adecuadamente el i8259 cuando así sea
Siempre es necesario que la rutina de servicio que atiende al
periférico envié al final un comando de EOI para que el periférico pueda interrumpir de nuevo
El i8259 dispone de comandos de EOI específico con posibilidad de rotar las prioridades de las líneas de interrupción
El i8259 permite implementar un sistema de interrupciones vectorizado
En un procesador del tipo I8086 el acceso a los puertos de entradasalida se realiza normalmente con instrucciones
a) Del tipo in() Out()
b) Con instrucciones de acceso a puertos mapeados como memoria
c) Se accede con instrucciones de los tipos a) y b) anteriores
d) Todas las anteriores son falsas
En las transferencias por DMA utilizando el controlador 8237 de Intel, ¿Cuál de las siguientes afirmaciones es falsa?
No tiene capacidad para inicializar un bloque de memoria con un valor dado
Puede realizar transferencias de datos entre memoria y periféricos y de memoria a memoria
El tamaño de bloque máximo que puede transferirse es de 64K
Los controladores pueden encadenarse para aumentar el número de canales de DMA
Respecto de la gestión de interrupciones en un procesador I8086, podemos afirmar que:
El sistema de interrupciones es sectorizado y el atendimiento de la
interrupción consiste en ejecutar el código de la rutina de servicio que se encuentra en la dirección de memoria: 4xNº vector.
Cuando se produce una interrupción siempre se salta a una dirección de memoria fija
El sistema de interrupciones es vectorizado y puede hacer uso de hasta 2048 vectores distintos
Todas las anteriores son falsas
¿Cuál de los siguientes factores puede ser un factor limitativo importante del rendimiento de la entrada/salida?
El sistema de memoria del computador
Usar buses síncronos
Usar buses de transmisión serie
Ninguno de los factores citados afectan realmente y de forma directa al rendimiento
¿En cuál de los siguientes apartados se estaría haciendo referencia al transductor de un periférico?
Motor de una unidad lectora/grabadora de DVD
Diodo laser de un DVD
Cartucho de cinta magnética en una unidad de almacenamiento
Tóner de una impresora laser
Si en un programa x86 tenemos la secuencia de las dos siguientes instrucciones 1) MOVE reg, dato 2) OUT puerto, reg entonces podríamos afirmar que el puerto esta mapeado como:
Entrada/salida o memoria dependiendo del modo de direccionamiento utilizado para especificar el puerto
Memoria
Entrada/Salida
Memoria o entrada-salida dependiendo del diseño del decodificador de direcciones y la señal IO/M’
¿En cuál de los siguientes apartados se habla de una técnica de sincronización?
Acceso Directo a Memoria (DMA)
Entrada/salida por programa
Interrupción no vectorizada
Procesador de entrada/salida
En ninguna de las anteriores
Si consideramos las funciones que tiene que realizar el interfaz de un periferico, ¿Cuál de las siguientes afirmaciones diría que es falsa?
Detección de errores
Decodificar y ejecutar un programa de entrada/salida de datos
Amortiguar diferencias de velocidad entre periférico y CPU
Conversión de longitud y formato de datos
Entre los registros del controlador de DMA 8237 podemos encontrar un registro local o tampón utilizado para:
Realizar transferencias de memoria a periférico
Realizar transferencias de una zona de memoria a otra
Almacenamiento intermedio en las transferencias de datos desde un periférico rápido a memoria
Almacenamiento intermediario en transferencias de datos de memoria a periférico lento
En un sistema de interrupciones vectorizado y en daisy-chain ¿Cuál de las siguientes afirmaciones es cierta?
La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción (INTA) y la identificación de los dispositivos se realiza por consulta de estado
La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y la identificación de los dispositivos se realiza leyendo sus registros de estado
La gestión de prioridades queda establecida por el orden en que los
dispositivos reciben la señal INTA y el dispositivo se identifica por un dato que deposita en el bus
Todas las respuestas son falsas
Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico conectado a la línea IRQ6 utilice el vector de identificación 0x8E ¿Cuál de los siguientes comandos de inicialización seria el correcto para tal fin?
Programar el valor 0x80 como palabra ICW2
Programar el valor 0x8F como ICW1
Programar el valor 0x88 como palabra ICW2
Todos los comandos anteriores son incorrectos
Cuando comparamos los objetivos de diseño de la entrada/salida de un computador respecto del procesador ¿Qué aspecto de los citados a continuación puede NO ser un objetivo común?
El tamaño
Mejorar el rendimiento
Diseñar un sistema con conexiones estándar
Consumo de potencia bajo
En relación a los conceptos de máscaras de interrupción y flag (o bits) de habilitación de interrupciones residente normalmente en el registro de estado del procesador, podemos afirmar que:
Las máscaras tienen un carácter mas general que el flag de habilitación de interrupciones ya que la máscara puede actuar sobre varios niveles de interrupción
El flag de habilitación de interrupciones afecta a todos los niveles, habilitación o no
El enmascaramiento y la habilitación actúan por igual y se han de especificar para cada nivel proporcionando un doble mecanismo de habilitación
Las afirmaciones a y c son ciertas
Respecto del puerto paralelo de un computador tipo IBM PC se puede afirmar que es:
Un bus paralelo con capacidad para conectar hasta máximo 4 periféricos simultáneamente
Un interfaz asíncrono que permite la conexión de periféricos de diferentes velocidades
Un bus síncrono paralelo
Todas las anteriores son falsas
Cuando comparamos los objetivos de diseño de la entrada/salida de un computador respecto del procesador ¿qué aspecto de los citados a continuación puede NO ser un objetivo común?
El tamaño
Mejorar el rendimiento
Diseñar un sistema con conexiones estándar
Consumo de potencia bajo
¿Cuál de los siguientes factores puede ser un factor limitativo importante del rendimiento de la entrada/salida?
Usar buses síncronos
El sistema de memoria del computador
Usar buses de transmisión serie
Ninguno de los factores citados afectan directamente al rendimiento
En relación al uso de la consulta de estado en un sistema computador podemos decir que:
El "overhead" o gasto de tiempo de CPU es independiente de la velocidad de los dispositivos
Es una solución que exige modificaciones hardware adicionales no siempre al alcance
Es una técnica difícil de implementar a nivel de protocolos
El "overhead" o gasto de tiempo de CPU aumenta con los dispositivos lentos
En un sistema de interrupciones compatible con el I8086 ¿en qué dirección de memoria se ubicaría la dirección de la rutina de servicio de un periférico que interrumpe y utiliza el vector 12:
180
48
480
Todas las anteriores son falsas
En un sistema de interrupciones vectorizado y en daisy-chain ¿cuál de las siguientes afirmaciones es cierta?:
La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción (INTA) y la identificación de los dispositivos se realiza por consulta de estado
La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y la identificación de los dispositivos se realiza leyendo sus registros de estado
La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y el dispositivo se identifica por un dato que deposita en el bus
Todas las respuestas dadas son falsas
¿Qué acción tiene lugar cuando la rutina de servicio de un periférico envía un comando no específico de final de interrupción a un controlador i8259?
Pone a cero (resetea) el bit activo más prioritario del registro IRR
Pone a cero (o resetea) el bit activo o línea de interrupción más prioritaria del registro ISR
Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para que se pueda interrumpir de nuevo por la línea asociada a dicho bit
Todas las anteriores son falsas
Un bus es ...
El conjunto de cables que lleva la energía necesaria para alimentar a los diferentes subsistemas
Un conjunto de cables de propósito general
Un siempre conjunto de conductores para transferir la información mediante niveles de tensión eléctrica
Un canal de comunicación compartido, que utiliza un conjunto de cables o vías de comunicación para conectar múltiples subsistemas
Un canal de comunicación, que utiliza un conjunto de cables o vías de comunicación para conectar dos subsistemas
Entre los registros del controlador de DMA 8237 podemos encontrar un registro local o tampón utilizado para:
Realizar transferencias de memoria a periférico
Realizar transferencias de una zona de memoria a otra
Almacenamiento intermedio de las transferencias de datos desde un periférico rápido a memoria
Almacenamiento intermedio en transferencias de datos de memoria a periférico lento
Cuando en el diseño de un sistema computador se maneja los TPC-C, se ha de entender que:
Es un benchmark para medir el rendimiento de la CPU
Se está calculando el ancho de banda de la entrada-salida
Es una medida del rendimiento de la entrada-salida en procesamiento de transacciones on-line
Todas las anteriores son ciertas
El interfaz Centronics se puede considerar como:
Un bus paralelo asíncrono
Un bus serie síncrono
Un bus paralelo síncrono con señales de handshake
Todas las anteriores son falsas
En un modelo simplificado de periférico, un transductor es un dispositivo que tiene la funcionalidad de:
Transferir información de acuerdo a un protocolo
Convertir un tipo de energía en otro
Adaptar los voltajes de las señales eléctricas a las necesidades de los periféricos
Todas las anteriores son falsas
El protocolo de "handshake" es propio de:
Un bus serie síncrono
Un bus paralelo
Un bus paralelo o serie con protocolo asíncrono
Todas las anteriores son falsas
Cuando en un diseño computador hablamos de las interrupciones, no estamos refiriendo a:
Una técnica para la transferencia de datos
Un método de sincronización
Es tanto una técnica de transferencia como de sincronización
Todas las anteriores no son ciertas
En el diseño de un bus asíncrono cuál de los siguientes aspectos puede ser opcional:
El protocolo de comunicación
Señales de datos, control y estado
La señal de reloj
Todo lo anterior es necesario
Desde el punto de vista del uso del procesador, y cuando se habla de sincronización por consulta de estado podemos afirmar que:
Siempre será más eficiente que el uso de interrupciones debido a su fácil implementación
La consulta de estado presenta un mejor rendimiento cuando se aplica a dispositivos rápidos
El “overhead” o sobrecarga de uso de procesador es independiente del tipo de dispositivo de entrada-salida
Todas las anteriores son ciertas
En la conexión de diferentes dispositivos a un bus síncrono:
Solo admite la conexión de dispositivos que sean igual de rápidos
Podemos conectar dispositivos sin que importe sus velocidades
Se ha de tener en cuenta que solo se deben conectar dispositivos seriales con información de reloj
Todas las anteriores son falsas
Cuando se conecta una impresora al puerto paralelo Centronics de un PC, la señal "ack’" se utiliza para:
Indicar a la impresora que se le envía un dato
Que la impresora indique al computador que ya está lista para aceptar un nuevo dato
Que la impresora avise al computador que ya ha recibido el dato enviado
Todas las anteriores son falsas
Si en un sistema de interrupciones basado en el controlador i8259 enviamos a un controlador el byte 11101000 como palabra ICW3 y tiene su pata SP’/EN’ = + 5v ¿cuál de las siguientes afirmaciones es cierta?
Estamos programando un chip esclavo y le indicamos que para la línea IRQ0 utilice el vector 0xE8
Estamos programando un chip esclavo y le indicamos que para la línea IRQ0 utilice el vector 0xE8
Estamos diseñando un sistema de hasta 36 líneas de interrupción
Todas las anteriores son falsas
En un sistema de interrupciones basado en varios controladores i8259 conectados en cascada ¿cómo se indica a un controlador que es maestro (master) o esclavo (slave)?
Con la palabra de inicialización ICW3
Con la palabra ICW4 si está en modo de amplificación de señales (buffered)
Através de un pin o patita del controlador independientemente del si se hace uso o no de la amplificación de señales
Todas las anteriores son falsas
El atendimiento de una interrupción con origen en un periférico en la mayoría de los computadores da lugar a la ejecución de una rutina de servicio que debe terminar en:
Una instrucción de retorno con el mismo código de operación que el retorno de una función o subrutina en programación
Siempre con una instrucción especial de retorno que afecta al contador de programa y al estado del procesador
Una instrucción de salto a la dirección siguiente de la instrucción interrumpida
Ninguna de las anteriores
En un sistema de computador con procesador I8086, ¿Cuál de las siguientes afirmaciones es cierta?
Cuando se produce una interrupción siempre se salta a una dirección de memoria fija donde existe el código necesario para detectar el origen de la interrupción y atenderla
El procesador lee la dirección de la rutina de servicio de una posición de memoria obtenida a partir de un vector
El sistema de interrupciones es vectorizado y puede hacer uso de hasta 1024 vectores distintos
Todas las anteriores son falsas
Cuando en un sistema de interrupciones utilizamos la técnica "Daisy-Chain" estaremos definiendo:
El método de identificación de los dispositivos
Un método para definir prioridades de los dispositivos que interrumpen
Un método alternativo a las interrupciones vectorizadas
Todas las anteriores son falsas
En el diseño del sistema de entrada/salida (E/S) de un computador basado en el MIPS-32 puede optarse por:
Mapear los puertos como memoria (memory mapped I/O) o como entrada/salida (mapped I/O)
Mapearlos solo como memoria.
Mapearlos solo como E/S
Todas las anteriores son falsas.
