NEW
Font size
WorksheetsProgramlanabilir Mantık Devreleri
Total questions: 10
Worksheet time: 5mins
1.Bir mantık devresinin tasarımında PLD kullanımı aynı devrenin ayrık devre elemanları ile oluşturulmasına göre avantajı nedir?
Düşük güç tüketimi ve devrenin daha az yer kaplaması
Daha kararlı çalışma
Tasarım esnekliği
Yukarıdakilerin hepsi
X çıkışına ait mantık ifadesi nedir?
X = B’(A + B)
X = B’ + (AB)’
X = B’ + AB
X = B(A + B’)
Generic Array Logic (GAL) için aşağıdakilerden hangisi söylenebilir?
Programlanabilir
Bileşik mantık devrelerinin oluşturulmasında look-up table kullanır
Hafıza olarak SRAM kullanır
Hepsi
Şekilde CPLD için Genel blok diyagramı gösterilmiştir. Şekilde isimlendirilmemiş bloğun ismi nedir?
Configurable Logic Block (CLB)
Programmable Interconnect Array (PIA)
Comparator (Karşılaştırıcı)
Look-Up Table (LUT)
Şekilde ne görüyorsunuz?
Bir PIA
Bir FPGA
Bir logic module
Bir macrocell
Gerekli mantık ifadelerini üretmek için aşağıdaki programlanabilir mantık devrelerinden hangisi LUT kullanır?
PAL
GAL
FPGA
CPLD
"Şekilde iki farklı __________ gösterilmiştir."
Cümlesindeki boşluğa gelebilecek en uygun ifade aşağıdaki seçeneklerin hangisinde verilmiştir?
Genişleticiler
macrocells
Mantık dizisi blokları (logic array blocks)
Ardışıl mantık blokları (sequential logic blocks)
VHDL nedir?
Bir tür FPGA
C/C++ gibi yüksek seviyeli yazılım dili
Hata bulma donanımı
Donanım tanımlama dili (HDL)
FPGA için tasarlanan bir mantık devresinde yer alan tüm donanım ve ara bağlantıların ne diye anılır?
Netlist
Look-up table
Logic array list
Simulation table
Aşağıdaki VHDL ifadesinde yer alan "<=" işareti neyi ifade eder?
QNot <= not B or not Q
Soldaki değişkenin değiller
Soldaki değişkene sağdaki ifadeyi atar
Soldaki değişkene iki değerden küçük olanını atar
Soldaki sabiti sağdaki ifadeye atar
