wayground logo

Free Printable Worksheets

NEW

Font size

S
M
L
XL
Worksheets

Ujian Elektronika Digital

Total questions: 80

Worksheet time: 40mins

Name
Class
Date
1.

Jika bilangan desimal adalah pecahan maka ekuivalen binernya diperoleh dengan ________ bilangan tersebut terus menerus dengan 2.

a)

Membagi

b)

Mengalikan

c)

Menambahkan

d)

Mengurangi

2.

Persamaan desimal dari bilangan biner (1011.011)2 adalah ________

a)

(11.375)10

b)

(10.123)10

c)

(11.175)10

d)

(9.23)10

3.

Kelemahan utama dari sistem biner adalah ________

a)

membutuhkan string 1 dan 0 yang sangat besar untuk mewakili angka desimal

b)

membutuhkan string kecil 1 dan 0 untuk mewakili angka desimal

c)

membutuhkan string besar 1 dan string kecil 0 untuk mewakili angka desimal

d)

membutuhkan string kecil 1 dan string besar 0 untuk mewakili angka decimal

4.

Bilangan heksadesimal dua digit terbesar adalah ________

a)

(FE) 16

b)

(FD)16

c)

(FF) 16

d)

(EF)16

5.

Representasi bilangan heksadesimal (6DE)H dalam desimal:

a)

6 * 162 + 13 * 161 + 14 * 160

b)

6 * 162 + 12 * 161 + 13 * 160

c)

6 * 162 + 11 * 161 + 14 * 160

d)

6 * 162 + 14 * 161 + 15 * 160

6.

Jumlah Word ganda adalah ________

a)

16 bit

b)

32 bit

c)

4 bit

d)

8 bit

7.

Ubah bilangan heksadesimal (1E2)16 menjadi desimal.

a)

480

b)

483

c)

482

d)

484

8.

(170)10 sama dengan ____________

a)

(FD)16

b)

(DF)16

c)

(AA)16

d)

(AF)16

9.

Ubah bilangan biner (01011.1011)2 menjadi bilangan desimal.

a)

(11.6875)10

b)

(11.5874)10

c)

(10.9876)10

d)

(10.7893)10

10.

Output dari gerbang logika adalah 1 ketika semua input berada pada logika 0 seperti yang ditunjukkan pada gambar, gerbangnya adalah...

a)

NAND atau EX-OR

b)

OR atau EX-NOR

c)

AND atau EX-OR

d)

NOR atau EX-NOR

11.

Berapa banyak gerbang AND yang diperlukan untuk merealisasikan Y = CD + EF + G?

a)

4

b)

5

c)

3

d)

2

12.

Output gerbang NOR akan tinggi jika kedua inputnya __________

a)

00

b)

01

c)

10

d)

11

13.

Berapa banyak gerbang AND dan OR dua masukan yang diperlukan untuk merealisasikan Y = CD+EF+G?

a)

2, 2

b)

2, 3

c)

3, 3

d)

3, 2

14.

Gerbang logika universal adalah gerbang yang dapat digunakan untuk membangkitkan fungsi logika apa pun. Manakah dari berikut ini yang merupakan gerbang logika universal?

a)

OR

b)

AND

c)

XOR

d)

NAND

15.

Berapa banyak dua gerbang input AND dan dua gerbang input OR yang diperlukan untuk merealisasikan Y = BD + CE + AB?

a)

3, 2

b)

4, 2

c)

1, 1

d)

2, 3

16.

Manakah dari berikut ini yang dikenal sebagai gerbang universal?

a)

NAND & NOR

b)

AND & OR

c)

XOR & OR

d)

EX-NOR & XOR

17.

Berapa banyak entri tabel kebenaran yang diperlukan untuk rangkaian empat masukan?

a)

4

b)

8

c)

12

d)

16

18.

Nilai input mana yang akan menyebabkan gerbang logika AND menghasilkan output TINGGI?

a)

Setidaknya satu masukan TINGGI

b)

Setidaknya satu masukan RENDAH

c)

Semua input TINGGI

d)

Semua input RENDAH

19.

Gerbang logika Exclusive-OR (XOR) dapat dibangun dari gerbang logika lainnya?

a)

Gerbang OR saja

b)

Gerbang AND dan gerbang NOT

c)

Gerbang AND, Gerbang OR, dan Gerbang NOT

d)

Gerbang OR dan gerbang NOT

20.

Peta Karnaugh (K-map) adalah bentuk abstrak dari diagram ____________ yang disusun sebagai matriks bujur sangkar.

a)

Diagram Venn

b)

Diagram Siklus

c)

Blok diagram

d)

Diagram Segitiga

21.

Setiap suku produk dari suatu grup, w’.x.y’ dan w.y, mewakili ____________ dalam grup tersebut.

a)

Masukan

b)

POS

c)

Jumlah Minterms

d)

Jumlah Maxterms

22.

Ekspresi Product-of-Sums dapat diimplementasikan menggunakan ___________

a)

Rangkaian logika OR-AND 2 tingkat

b)

Rangkaian logika NOR 2 tingkat

c)

Rangkaian logika XOR 2 tingkat

d)

Rangkaian logika 2-level OR-AND dan NOR

23.

Setiap kelompok Minterm yang berdekatan (ukuran kelompok dalam pangkat dua) sesuai dengan kemungkinan suku produk dari ___________ yang diberikan

a)

sebuah fungsi

b)

Nilai

c)

Himpunan

d)

Word

24.

Dengan menggunakan metode transformasi, Anda dapat merealisasikan POS dari OR-AND hanya dengan.

a)

XOR

b)

NAND

c)

AND

d)

NOR

25.

Ada banyak situasi dalam desain logika di mana penyederhanaan ekspresi logika dimungkinkan dalam bentuk operasi XOR dan _________________.

a)

X-NOR

b)

XOR

c)

NOR

d)

NAND

26.

Gerbang logika ini banyak digunakan dalam desain _______________ dan oleh karena itu tersedia dalam bentuk IC.

a)

Pengambilan sampel

b)

Digital

c)

Analog

d)

Sistem

27.

Lacth adalah contoh dari ___________

a)

Multivibrator monostabil

b)

Multivibrator astabil

c)

Multivibrator bistabil

d)

555 pengatur waktu

28.

Latch adalah perangkat dengan ___________

a)

Satu keadaan stabil

b)

Dua keadaan stabil

c)

Tiga keadaan stabil

d)

Keadaan stabil tak terbatas

29.

Mengapa latch disebut perangkat memori?

a)

Memiliki kemampuan untuk menyimpan 8 bit data

b)

Memiliki memori internal 4 bit

c)

Dapat menyimpan satu bit data

d)

Dapat menyimpan data dalam jumlah tak terbatas

30.

Dua status latch yang stabil adalah ___________

a)

Astabil & Monostabil

b)

Input rendah & output tinggi

c)

Output tinggi & output rendah

d)

Output rendah & input tinggi

31.

Berapa banyak jenis latch  ___________

a)

4

b)

3

c)

2

d)

5

32.

Latch SR terdiri dari ___________

a)

1 masukan

b)

2 masukan

c)

3 masukan

d)

4 masukan

33.

Output dari SR latch adalah ___________

a)

x dan y

b)

a dan b

c)

s dan r

d)

q dan q ’

34.

Latch NAND berfungsi saat kedua input ___________

a)

1

b)

0

c)

Inverted

d)

Don’t Care

35.

Input dari SR latch adalah ___________

a)

x dan y

b)

a dan b

c)

s dan r

d)

j dan k

36.

Ketika tinggi diterapkan ke Set dari latch SR, maka ___________

a)

keluaran Q menjadi tinggi

b)

keluaran Q’ menjadi tinggi

c)

Q output menjadi rendah

d)

Baik Q dan Q’ menjadi tinggi

37.

Ketika kedua input SR latch rendah, latch ___________

a)

keluaran Q menjadi tinggi

b)

keluaran Q’ menjadi tinggi

c)

Tetap dalam keadaan set atau reset sebelumnya

d)

Menjadi ke set berikutnya atau status reset

38.

Salah satu contoh penggunaan flip-flop S-R adalah sebagai ___________

a)

Transition pulse generator

b)

Racer

c)

Switch debouncer

d)

Astable oscillator

39.

Tabel kebenaran untuk flip-flop S-R memiliki berapa banyak entri yang VALID?

a)

1

b)

2

c)

3

d)

4

40.

Manakah dari berikut ini yang benar untuk gerbang flip-flop tipe-D?

a)

Output Q adalah SET atau RESET segera setelah input D menjadi TINGGI atau RENDAH

b)

Komplemen output mengikuti input saat diaktifkan

c)

Hanya satu input yang bisa TINGGI pada satu waktu

d)

Output akan mati jika salah satu input ditahan HIGH

41.

Sebuah flip-flop SR dasar dapat dibangun dengan cross-coupling dari gerbang logika dasar yang mana?

a)

Gerbang AND atau OR

b)

Gerbang XOR atau XNOR

c)

Gerbang NOR atau NAND

d)

Gerbang AND atau NOR

42.

Rangkaian logika yang keluarannya setiap saat hanya bergantung pada masukan saat ini tetapi juga pada keluaran masa lalu disebut ________________

a)

Rangkaian kombinasional

b)

Rangkaian sekuensial

c)

Latch

d)

Flip-flop

43.

Operasi mana yang lebih cepat di antara yang berikut ini?

a)

Rangkaian kombinasional

b)

Rangkaian sekuensial

c)

Latch

d)

Flip-flop

44.

Ada berapa jenis rangkaian sekuensial?

a)

2

b)

3

c)

4

d)

5

45.

Rangkaian sekuensial disebut juga ___________

a)

Flip-flop

b)

Latch

c)

Strobo

d)

Adder

46.

Latch dasar terdiri dari ___________

a)

Dua inverter

b)

Dua comparator

c)

Dua amplifier

d)

Dua adder

47.

Pada flip-flop S-R, jika Q = 0 output dikatakan ___________

a)

Set

b)

Reset

c)

Previous state

d)

Current state

48.

Apa yang dimaksud dengan pulsa pemicu?

a)

Pulsa yang memulai siklus operasi

b)

Pulsa yang membalikkan siklus operasi

c)

Pulsa yang mencegah siklus operasi

d)

Pulsa yang meningkatkan siklus operasi

49.

Apa yang dimaksud dengan kondisi ambigu dalam latch S’-R’ berbasis NAND?

a)

S’=0, R’=1

b)

S’=1, R’=0

c)

S’=1, R’=1

d)

S’=0, R’=0

50.

Dalam Latch S’-R’ berbasis NAND, jika S’=1 & R’=1 maka status latch adalah ____________

a)

Tidak ada perubahan

b)

Set

c)

Reset

d)

Forbidden

51.

Satu perbedaan utama antara latch S’-R’ berbasis NAND & latch S-R berbasis NOR adalah ____________

a)

Input dari latch NOR adalah 0 tetapi 1 untuk latch NAND

b)

Input dari latch NOR adalah 1 tetapi 0 untuk latch NAND

c)

Keluaran NAND latch menjadi set jika S’=0 & R’=1 dan sebaliknya untuk NOR latch

d)

Output dari latch NOR adalah 1 tetapi 0 untuk latch NAND

52.

Persamaan karakteristik latch S-R adalah ____________

a)

Q(n+1) = (S + Q(n))R’

b)

Q(n+1) = SR + Q(n)R

c)

Q(n+1) = S’R + Q(n)R

d)

Q(n+1) = S’R + Q'(n)R

53.

Perbedaan antara flip-flop & latch adalah ____________

a)

Keduanya sama

b)

Flip-flop terdiri dari output tambahan

c)

Latch memiliki satu input tetapi flip-flop memiliki dua

d)

Latch memiliki dua input tetapi flip-flop memiliki satu

54.

Ada berapa jenis Flip-flop?

a)

2

b)

3

c)

4

d)

5

55.

Flip flop S-R terdiri dari ____________

a)

4 gerbang AND

b)

Dua gerbang AND tambahan

c)

Masukan clock tambahan

d)

3 gerbang AND

56.

Salah satu contoh penggunaan flip-flop S-R adalah sebagai ____________

a)

Racer

b)

Stable oscillator

c)

Binary storage register

d)

Transition pulse generator

57.

Pada flip-flop SR yang dipicu tepi positif, output mencerminkan kondisi input ketika ________

a)

Denyut clock RENDAH

b)

Denyut clock TINGGI

c)

Transisi pulsa clock dari LOW ke HIGH

d)

Transisi pulsa clock dari TINGGI ke RENDAH

58.

Bagaimana kondisi hold dari sebuah flip-flop?

a)

Kedua input S dan R diaktifkan

b)

Tidak ada input S atau R yang aktif

c)

Hanya S yang aktif

d)

Hanya R yang aktif

59.

Karakteristik flip-flop J-K mirip dengan _____________

a)

S-R flip-flop

b)

D flip-flop

c)

T flip-flop

d)

Flip-flop T berpagar

60.

Flip-flop JK dapat diperoleh dari flip-flop SR yang memiliki clock dengan menambah ___________

a)

Dua gerbang AND

b)

Dua gerbang NAND

c)

Dua gerbang NOT

d)

Dua gerbang OR

61.

Pada flip-flop J-K, kondisi “tidak ada perubahan” muncul ketika ___________

a)

J = 1, K = 1

b)

J = 1, K = 0

c)

J = 0, K = 1

d)

J = 0, K = 0

62.

Flip-flop J-K dengan J = 1 dan K = 1 memiliki input clock 20 kHz. Keluaran Q adalah ________

a)

Terus-menerus RENDAH

b)

Terus-menerus TINGGI

c)

Gelombang persegi 20 kHz

d)

Gelombang persegi 10 kHz

63.

Pada flip-flop J-K, kapan flip-flop dalam kondisi hold?

a)

J = 0, K = 0

b)

J = 1, K = 0

c)

J = 0, K = 1

d)

J = 1, K = 1

64.

Berapa jumlah flip-flop pada IC 7475?

a)

2

b)

1

c)

4

d)

8

65.

Dalam D flip-flop, D singkatan dari _______________

a)

Jauh

b)

Data

c)

diinginkan

d)

Keterlambatan

66.

Flip-flop D memiliki masukan _______.

a)

1

b)

2

c)

3

d)

4

67.

Flip-flop D memiliki ______ keluaran/output.

a)

2

b)

3

c)

4

d)

1

68.

Flip-flop D dapat dibuat dari flip-flop ______.

a)

S-R

b)

J-K

c)

T

d)

S-K

69.

Manakah dari berikut ini yang menjelaskan pengoperasian flip-flop D yang dipicu tepi positif?

a)

Jika kedua input TINGGI, output akan beralih

b)

Output akan mengikuti input di tepi depan clock

c)

Ketika kedua input RENDAH, ada keadaan yang tidak valid

d)

Input dialihkan ke flip-flop di ujung depan clock dan diteruskan ke output di ujung belakang clock

70.

Persamaan karakteristik JK flip-flop adalah ________________

a)

Q(n+1)=JQ(n)+K’Q(n)

b)

Q(n+1)=J’Q(n)+KQ'(n)

c)

Q(n+1)=JQ'(n)+KQ(n)

d)

Q(n+1)=JQ'(n)+K'Q(n)

71.

Dalam flip-flop J-K, jika J=K flip-flop yang dihasilkan disebut sebagai _____________

a)

D flip-flop

b)

S-R flip-flop

c)

T flip-flop

d)

S-K flip-flop

72.

Dalam flip-flop J-K, fungsi K=J digunakan untuk mewujudkan _______________

a)

D flip-flop

b)

S-R flip-flop

c)

T flip-flop

d)

S-K flip-flop

73.

Satu-satunya perbedaan antara rangkaian kombinasional dan flip-flop adalah _______________

a)

Flip-flop membutuhkan keadaan sebelumnya

b)

Flip-flop membutuhkan keadaan berikutnya

c)

Flip-flop membutuhkan pulsa clock

d)

Flip-flop bergantung pada keadaan masa lalu dan keadaan sekarang

74.

Pernyataan manakah di bawah ini yang paling menggambarkan peta Karnaugh?

a)

Ini hanyalah tabel kebenaran yang disusun ulang

b)

Peta Karnaugh menghilangkan kebutuhan untuk menggunakan gerbang NAND dan NOR

c)

Pelengkap variabel dapat dihilangkan dengan menggunakan peta Karnaugh

d)

Peta Karnaugh dapat digunakan untuk menggantikan aturan Boolean

75.

Manakah dari contoh di bawah ini yang menyatakan hukum komutatif perkalian?

a)

A + B = B + A

b)

A • B = B + A

c)

A • (B • C) = (A • B) • C

d)

A • B = B • A

76.

Ekspresi Boolean Y = (AB)’ secara logika ekuivalen dengan gerbang tunggal apa?

a)

NAND

b)

NOR

c)

AND

d)

OR

77.

Penyederhanaan sistematis rangkaian logika dilakukan dengan _______________

a)

Reduksi simbolik

b)

logika TTL

c)

Menggunakan aljabar Boolean

d)

Menggunakan tabel kebenaran

78.

Manakah dari pernyataan berikut yang secara akurat mewakili dua metode TERBAIK untuk penyederhanaan rangkaian logika?

a)

Evaluasi coba-coba sirkuit dan analisis bentuk gelombang yang sebenarnya

b)

Peta Karnaugh dan analisis bentuk gelombang sirkuit

c)

Aljabar Boolean dan peta Karnaugh

d)

Aljabar Boolean dan evaluasi coba-coba sirkuit yang sebenarnya

79.

Manakah dari ekspresi berikut yang merupakan bentuk penjumlahan hasil kali?

a)

(A + B) (C + D)

b)

(A * B) (C * D)

c)

A* B *(CD)

d)

A * B + C * D

80.

Manakah dari ekspresi berikut yang merupakan bentuk perkalian jumlah?

a)

(A + B) (C + D)

b)

(AB) (CD)

c)

AB(CD)

d)

AB + CD