WorksheetsKTMTC5.4
Total questions: 27
Worksheet time: 14mins
Cho các chip nhớ SRAM có dung lượng 16K x 8 bit, phát biểu nào sau đây là sai
có 14 đường địa chỉ
có 8 đường dữ liệu
Các đường địa chỉ là: A0->A13
Các đường địa chỉ là: A0->A14
Cho chip nhớ SRAM có các tín hiệu: A0 -> A13, D0 -> D15,RD, WE. Phát biểu nào sau đây sai:
Dung lượng của chip là 16K x 16 bit
WE là tín hiệu điều khiển ghi dữ liệu
RD là tín hiệu điều khiển ghi dữ liệu
RD là tín hiệu điều khiển đọc dữ liệu
Cho chip nhớ DRAM có các tín hiệu:A0->A7, D0->D7,RD, WE. Phát biểu nào sau đây là đúng
Dung lượng của chip là: 64k x 8bit
Dung lượng của chip là: 8k x 64bit
RD là tín hiệu điều khiển ghi dữ liệu
WE là tín hiệu điều khiển đọc dữ liệu
Đối với hệ thống nhớ máy tính, có thể có các đơn vị truyền như sau:
a.Theo từ nhớ
b.Theo khối nhớ
c.Cả a và b đều đúng
d.Cả a và b đều sai
Đối với hệ thống nhớ máy tính, phát biểu nào sau đây không phải là đặc trưng vật lý:
Bộ nhớ khải biến
Bộ nhớ không khải biến
Bộ nhớ xóa được
Bộ nhớ chỉ đọc
Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây đúng:
Mức thanh ghi là mức trao đổi nhanh nhất
Mức thanh ghi là mức trao đổi chậm nhất
Mức cache được chi thành 2 mức
Mức cache là mức gần thanh ghi nhất
Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:
Từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ tăng dần
Từ thanh ghi đến bộ xử lý, tốc độ tăng dần
Từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần
Từ bộ nhớ trong đến bộ nhớ cache, tần suất truy nhập giảm dần
Cho chíp nhớ như hình vẽ, đây là ký hiệu của:
SRAM 4K x 8 bit
DRAM 4K x 8 bit
SRAM 2K x 8 bit
DRAM 2K x 8 bit
Cho chíp nhớ như hình vẽ, đây là ký hiệu của:
SRAM 8K x 16 bit
DRAM 8K x 16 bit
SRAM 64M x 16 bit
DRAM 64M x 16 bit
Đối với bộ nhớ chính(BNC) máy tính, phát biểu nào sau đây là sai:
Chứa các chương trình và dữ liệu dưới dạng thư viện
Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC
Việc quản lý logic BNC tùy thuộc vào từng hệ điều hành
Được đánh địa chỉ trực tiếp bởi bộ xử lý
Đối với bộ nhớ chính(BNC) máy tính, phát biểu nào sau đây là đúng:
Việc đánh địa chỉ cho BNC tùy thuộc và từng hệ điều hành
BNC do bộ xử lý đánh địa chỉ trực tiếp
Có những loại máy tính không có BNC
Các ngăn nhớ không tổ chức theo byte
Đối với các phương pháp ghi dữ liệu vào cache,phát biểu nào sau đây sai:
a.Write through: ghi đồng thời vào cả cache và bộ nhớ chính
b.Write back: chỉ ghi vào cache, khi block tương ướng bị thay thế thì mới ghi vào bộ nhớ chính
c.Cả a và b đều sai
d.Cả a và b đều đúng
Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:
a.Write back: ghi đồng thời vào cả cache và bộ nhớ chính
b.Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính
c.Cả a và b đều không đúng
d.Cả a và b đều đúng
Đối với các thuật toán(TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:
FIFO là TT thay đi block mới nhất trong các block hiện nay
LRU là TT thay đi block có tần suất truy nhập ít nhất
LFU là TT thay đi block truy nhập gần đây ít nhất
Tất cả đều sai
Đối với thuật toán(TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng
LIFO là TT thay đi block cũ nhất trong các block hiện nay
LTU là TT thay đi block có tần suất truy nhập it nhất
LVU là TT thay đi block có truy nhập ít nhất
Tất cả đều sai
Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:
4K x 4 bit để có modul nhớ 8K x 4 bit
8K x 4 bit để có modul nhớ 16K x 8 bit
8K x 4 bit để có modul nhớ 8K x 8 bit
4K x 4 bit để có modul nhớ 4K x 8 bit
Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM
32K x 8 bit để có modul nhớ 32K x 16 bit
16K x 8 bit để có modul nhớ 32K x 8 bit
32K x 4 bit để có modul nhớ 32K x 8 bit
16K x 16 bit để có modul nhớ 32K x 16 bit
Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM
32K x 8 bit để có modul nhớ 32K x 16 bit
16K x 4 bit để có modul nhớ 16K x 8 bit
16K x 4 bit để có modul nhớ 16K x 16 bit
32K x 4 bit để có modul nhớ 32K x 16 bit
Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM
4K x 2 bit để có modul nhớ 4K x 4 bit
4K x 2 bit để có modul nhớ 4K x 8 bit
8K x 4 bit để có modul nhớ 8K x 8 bit
8K x 2 bit để có modul nhớ 16K x 2 bit
Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM
2K x 4 bit để có modul nhớ 4K x 4 bit
2K x 4 bit để có modul nhớ 4K x 8 bit
2K x 4 bit để có modul nhớ 2K x 8 bit
4K x 4 bit để có modul nhớ 8K x 4 bit
Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM
16K x 8 bit để có modul nhớ 32K x 16 bit
32K x 8 bit để có modul nhớ 32K x 8 bit
32K x 8 bit để có modul nhớ 64K x 8 bit
32K x 8 bit để có modul nhớ 64K x 16 bit
Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM
2K x 4 bit để có modul nhớ 8K x 8 bit
2K x 4 bit để có modul nhớ 8K x 8 bit
1K x 4 bit để có modul nhớ 4K x 4 bit
1K x 4 bit để có modul nhớ 4K x 8 bit
Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM
4K x 8 bit để có modul nhớ 16K x 8 bit
8K x 8 bit để có modul nhớ 32K x 8 bit
8K x 8 bit để có modul nhớ 16K x 8 bit
8K x 16 bit để có modul nhớ 16K x 16 bit
Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM
8K x 4 bit để có modul nhớ 16K x 8 bit
8K x 4 bit để có modul nhớ 16K x 4 bit
8K x 8 bit để có modul nhớ 16K x 8 bit
Enter
8K x 8 bit để có modul nhớ 16K x 16 bit
Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM
4K x 4 bit để có modul nhớ 16K x 8 bit
8K x 8 bit để có modul nhớ 8K x 16 bit
8K x 8 bit để có modul nhớ 16K x 8 bit
4K x 4 bit để có modul nhớ 8K x 8 bit
Với chíp nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:
2^m x n bit
2^n x m bit
2^m x n byte
2^n x m byte
Với chíp nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:
2^2m x n bit
2^2n x m bit
2^2m x n byte
2^2n x m byte
