WorksheetsUAS Organisasi dan Arsitektur Komputer
Total questions: 40
Worksheet time: 20mins
Mode pengalamatan di mana operand langsung terdapat dalam instruksi disebut:
Direct Addressing
Indirect Addressing
Immediate Addressing
Register Addressing
Stack Addressing
Kelemahan utama dari Direct Addressing adalah:
Membutuhkan dua referensi memori
Memiliki keterbatasan ruang alamat
Memerlukan register tambahan
Proses eksekusi lebih lambat
Operand tersimpan dalam stack
Mode pengalamatan yang menggunakan alamat dalam memori yang menunjuk ke alamat operand disebut:
Immediate Addressing
Direct Addressing
Indirect Addressing
Stack Addressing
Relative Addressing
Keunggulan dari Register Addressing adalah:
Memerlukan referensi memori ganda
Eksekusi instruksi lebih cepat
Membutuhkan ruang alamat besar
Memerlukan perhitungan alamat khusus
Membatasi jumlah operand
Mode pengalamatan yang menggabungkan Direct Addressing dan Register Indirect Addressing adalah:
Relative Addressing
Immediate Addressing
Stack Addressing
Displacement Addressing
Indexed Addressing
Pada Indexed Addressing, Effective Address (EA) diperoleh dari:
Operand langsung dalam instruksi
Penjumlahan base register dan displacement
Nilai langsung dari register
Penjumlahan address field dan register
Alamat yang disimpan di stack
Mode pengalamatan yang menggunakan Program Counter (PC) untuk menghitung alamat efektif adalah:
Relative Addressing
Indexed Addressing
Stack Addressing
Register Addressing
Direct Addressing
Stack Addressing menggunakan konsep:
First In First Out (FIFO)
Random Access Memory (RAM)
Last In First Out (LIFO)
Direct Access Storage
Serial Access Memory
Mode pengalamatan yang efektif untuk program iteratif dan pengaksesan array adalah:
Stack Addressing
Indexed Addressing
Immediate Addressing
Relative Addressing
Indirect Addressing
Apa kelemahan dari Indirect Addressing?
Membutuhkan register tambahan
Memerlukan dua referensi memori
Tidak fleksibel dalam pengaksesan data
Operand selalu berada di stack
Sulit diimplementasikan pada CPU modern
Prosesor yang dapat mengeksekusi beberapa instruksi secara bersamaan dalam satu waktu disebut:
Scalar Processor
Vector Processor
Superscalar Processor
Parallel Processor
Multithreading Processor
Teknologi pipeline bertujuan untuk:
Memperkecil ukuran prosesor
Mempercepat eksekusi instruksi dengan proses berurutan
Mempercepat kinerja dengan mengeksekusi instruksi secara paralel di tahap berbeda
Meminimalkan konsumsi daya prosesor
Mengurangi jumlah instruksi dalam program
Kelemahan utama dari arsitektur superscalar adalah:
Eksekusi instruksi lambat
Kompleksitas dalam pengelolaan ketergantungan data dan resource
Tidak mendukung eksekusi paralel
Tidak kompatibel dengan RISC
Tidak dapat menggunakan pipeline
Teknik untuk menghindari ketergantungan output dan antidependensi pada register adalah:
Instruction Pipelining
Register Renaming
Instruction Fetching
Out-of-Order Execution
Branch Prediction
Processor yang menggunakan pipeline 13-tahap dan dual in-order issue adalah:
Intel Pentium 4
ARM Cortex-A8
CRAY T3e
Alpha Processor
Intel Core i7
Fungsi dari Reorder Buffer pada prosesor superscalar adalah:
Menyimpan instruksi yang belum dieksekusi
Menyimpan hasil sementara sebelum ditulis ke register
Mengurangi penggunaan register
Mempercepat proses decode instruks
Superscalar biasanya diimplementasikan pada arsitektur:
Hanya CISC
Hanya RISC
RISC dan CISC
Scalar dan Vector
Multicore Processor
Proses eksekusi instruksi yang tidak mengikuti urutan program disebut:
In-Order Execution
Instruction Pipelining
Out-of-Order Execution
Branch Prediction
Parallel Processing
Apa tujuan utama dari teknik superpipeline?
Mengurangi jumlah instruksi yang dieksekusi
Menjalankan banyak instruksi dalam tahap pipeline yang lebih dalam
Mengurangi ukuran register
Menghindari ketergantungan data
Mempercepat fetch instruksi
Unit prosesor pada ARM Cortex-A8 yang digunakan untuk mengolah SIMD dan floating-point adalah:
ALU Unit
NEON Unit
Integer Execution Unit
Load/Store Unit
Branch Prediction Unit
Karakteristik utama dari arsitektur RISC adalah:
Instruksi yang kompleks dan panjang variatif
Banyak mode pengalamatan dan instruksi beragam
Instruksi sederhana dengan ukuran tetap
Memiliki kontrol memori yang besar
Instruksi langsung mengakses memori
Salah satu keunggulan utama arsitektur CISC dibandingkan RISC adalah:
Lebih sedikit mode pengalamatan
Instruksi lebih sederhana dan cepat
Set instruksi lebih kompleks dan beragam
Memiliki lebih banyak register
Tidak memerlukan compiler khusus
Contoh prosesor yang menggunakan arsitektur RISC adalah:
Intel 80486
IBM 370/168
MIPS R4000
VAX 11/780
Intel Pentium
Apa tujuan utama penggunaan register yang besar pada arsitektur RISC?
Mengurangi penggunaan cache
Mempercepat pengaksesan memori
Mengoptimalkan penyimpanan data di memori
Meminimalkan penggunaan instruksi kompleks
Mengurangi ketergantungan pada memori utama
Perbedaan mendasar antara RISC dan CISC terletak pada:
Ukuran cache dan register
Kompleksitas set instruksi dan mode pengalamatan
Jenis memori yang digunakan
Jumlah pipeline yang diterapkan
Teknologi fabrikasi prosesor
Manakah dari berikut ini yang merupakan kelemahan arsitektur CISC?
Jumlah instruksi terlalu sedikit
Instruksi lebih sederhana
Kompleksitas tinggi dalam desain kontrol instruksi
Tidak mendukung mode pengalamatan langsung
Tidak fleksibel dalam pemrosesan data
Teknologi pipeline pada RISC dirancang untuk:
Mempercepat eksekusi instruksi kompleks
Menjalankan instruksi secara berurutan
Menyederhanakan decoding instruksi
Memungkinkan eksekusi paralel instruksi sederhana
Mengurangi jumlah register yang digunakan
MIPS R4000 adalah prosesor yang memiliki:
Arsitektur CISC dengan pipeline sederhana
Arsitektur RISC dengan dukungan 64-bit
Instruksi kompleks dengan banyak mode pengalamatan
Dukungan untuk instruksi variatif dan panjang
Cache kecil dan register terbatas
Salah satu alasan utama pengembangan arsitektur CISC adalah:
Meningkatkan jumlah register yang tersedia
Menyederhanakan desain prosesor
Mengurangi penggunaan instruksi dalam program
Mempercepat eksekusi instruksi sederhana
Menghindari penggunaan pipeline
SPARC adalah arsitektur prosesor yang diadopsi dari:
Intel RISC Architecture
MIPS Technology
Berkeley RISC Project
IBM Power Architecture
ARM Cortex Series
Apa kelemahan utama dari organisasi bus pada sistem multiprosesor?
Kesulitan dalam menambah prosesor tambahan
Semua referensi memori harus melewati bus umum
Keterbatasan daya tahan perangkat keras
Tidak dapat mendukung sistem multiprosesor
Prosesor tidak dapat berkomunikasi satu sama lain
Pada protokol koherensi cache, apa fungsi dari metode "Write Invalidate"?
Mengizinkan banyak penulis pada satu waktu
Membuat semua salinan cache tetap valid
Menjadikan semua cache lainnya tidak valid sebelum pembaruan
Memperbarui semua cache secara bersamaan
Menghindari konflik dengan metode Write Update
Apa peran utama dari Snoop Control Unit (SCU) dalam multiprosesor?
Mengatur prioritas tugas antar prosesor
Menyediakan pengelolaan daya
Memastikan koherensi cache antar prosesor
Mengontrol lalu lintas jaringan
Mempercepat proses paging memori
Apa kelemahan dari pendekatan perangkat lunak untuk koherensi cache?
Kompleksitas desain perangkat keras meningkat
Overhead tinggi pada perangkat keras
Efisiensi cache menjadi rendah
Perangkat lunak tidak kompatibel dengan multiprosesor
Membutuhkan protokol snoopy
Dalam protokol MESI, apa yang terjadi pada status cache ketika sebuah baris diubah dan hanya tersedia di cache tersebut?
Berubah menjadi Shared
Berubah menjadi Exclusive
Berubah menjadi Invalid
Berubah menjadi Modified
Tetap tidak berubah
Apa perbedaan utama antara NUMA dan UMA?
NUMA menggunakan akses memori seragam untuk semua prosesor
UMA mengatur koherensi cache secara perangkat lunak
NUMA memungkinkan waktu akses memori berbeda berdasarkan lokasi prosesor
UMA memungkinkan paralelisme tingkat tinggi tanpa perangkat keras tambahan
NUMA tidak mendukung cache koheren antar prosesor
Mengapa multithreading eksplisit lebih umum dibandingkan implisit pada prosesor modern?
Kompiler tidak mendukung multithreading eksplisit
Multithreading implisit lebih mahal secara perangkat keras
Multithreading eksplisit lebih fleksibel dalam pengelolaan thread
Multithreading implisit tidak memerlukan pipeline paralel
Multithreading eksplisit hanya dapat digunakan pada prosesor uniprocessor
Apa keunggulan utama dari arsitektur cluster dibandingkan dengan SMP?
Latensi memori yang lebih rendah
Skalabilitas tambahan dan harga/kinerja yang lebih unggul
Kemampuan untuk mengelola koherensi cache secara perangkat lunak
Kinerja lebih baik untuk aplikasi berbasis bus
Tidak memerlukan interkoneksi jaringan
Apa fungsi utama dari protokol Snoopy dalam multiprosesor berbasis bus?
Mengontrol pembagian tugas antar prosesor
Memastikan semua prosesor memiliki data yang sama dalam cache mereka
Mengurangi lalu lintas jaringan dengan memprioritaskan akses memori lokal
Menghindari konflik akses data di tingkat memori utama
Mempercepat proses paging data dari disk
Apa tujuan utama dari pendekatan arsitektur Heterogeneous System Architecture (HSA)?
Mengurangi konsumsi daya perangkat keras
Menyatukan ruang memori virtual antara CPU dan GPU
Meningkatkan kecepatan clock CPU
Membatasi eksekusi aplikasi paralel
Meningkatkan kompleksitas perangkat keras
