NEW
Font size
S
M
L
XL
WorksheetsVHDL程式設計
Total questions: 10
Worksheet time: 5mins
Name
Class
Date
1.
在VHDL程式設計中，一個模組的外部介面（例如輸入和輸出腳位）是由哪個部分定義的？
a)
Architecture
b)
Process
c)
Entity
d)
Configuration
2.
在VHDL程式設計中，用來描述模組內部邏輯行為或結構的部分稱為什麼？
a)
Library
b)
Package
c)
Entity
d)
Architecture
3.
在Quartus 13.0軟體的設計流程中，將VHDL程式碼轉換成FPGA底層邏輯閘網表（Netlist）的步驟稱為什麼？
a)
時序分析 (Timing Analysis)
b)
綜合/編譯 (Synthesis)
c)
模擬 (Simulation)
d)
硬體編程 (Programming)
4.
VHDL中，描述組合邏輯（例如選擇器或解碼器）時，通常使用哪種執行模式的敘述？
a)
循序敘述 (Sequential Statements)
b)
子程式敘述 (Subprogram Statements)
c)
並行敘述 (Concurrent Statements)
d)
程序敘述 (Process Statements)
5.
在VHDL設計中，如果需要實現時序邏輯（如計數器、正反器），最關鍵的程式結構是什麼？
a)
Function
b)
Package
c)
Component
d)
Process
6.
在VHDL程式中，若要引用多位元的標準邏輯訊號（如 bus），最常用的數據類型是哪一個？
a)
BIT_VECTOR
b)
INTEGER
c)
STD_LOGIC_VECTOR
d)
REAL
7.
在Quartus II 13.0軟體中，當編譯完成後，如果想要觀察設計的功能是否符合預期，通常會使用哪個步驟來進行驗證？
a)
腳位規劃器 (Pin Planner)
b)
網表生成 (Netlist Generation)
c)
功能/波形模擬 (Functional/Waveform Simulation)
d)
設計空間探索 (Design Space Explorer)
8.
在VHDL中，給予一個訊號 (Signal) 賦值的運算符號是下列哪一項？
a)
:=
b)
=
c)
<=
d)
=>
9.
若要在VHDL中進行無號數或有號數的算術運算（如加法、減法），除了IEEE.STD_LOGIC_1164，通常還需要引用哪個庫？
a)
IEEE.MATH_REAL
b)
IEEE.NUMERIC_STD
c)
STD.TEXTIO
d)
WORK.ALL
10.
VHDL程序（Process）中，決定該程序何時會被觸發執行的一組訊號列表稱為什麼？
a)
訊號埠列表 (Port List)
b)
泛型列表 (Generic List)
c)
敏感列表 (Sensitivity List)
d)
元件列表 (Component List)
Reset
