SDAC - M4 - Circuitos Sequenciais _Quiz1

Um FLIP-FLOP RS pode ser criado por portas:

• NAND e OR

• NOR e XOR

• NAND e XOR

• NAND ou NOR

Para qualquer Flip-Flop, o estado SET é quando as saídas são:

• $Q=0\ \parallel\ \overline{Q}=1$

• $Q=0\ \parallel\ \overline{Q}=0$

• $Q=1\ \parallel\ \overline{Q}=0$

• $Q=1\ \parallel\ \overline{Q}=1$

Um Flip-Flop é capaz de armazenar:

• 1 bit

• 2 bits

• 1 byte

• 4 bits

Para qualquer Flip-Flop, o estado RESET é quando as saídas são:

• $Q=0\ \parallel\ \overline{Q}=1$

• $Q=0\ \parallel\ \overline{Q}=0$

• $Q=1\ \parallel\ \overline{Q}=0$

• $Q=1\ \parallel\ \overline{Q}=1$

No Flip-Flop RS, existe um estado que deve ser evitado:

• Estado SET onde $Q=1\ \parallel\ \overline{Q}=0$

• Estado proibido onde $Q=\overline{Q}$

• Estado RESET onde $Q=0\ \parallel\ \overline{Q}=1$

No Flip-flop tipo D, temos a seguinte relação:

•  $Q=\overline{Q}$  

• Após uma transição do Clock,  $D=\overline{Q}$  

• Após uma transição do Clock,  $D=Q$  

O Flip-Flop D, não permite ter o estado:

• SET

• PROIBIDO

• RESET

• CLEAR

O Flip-Flop D possui:

• 1 estado

• 2 estados

• 3 estados

• 4 estados

O Flip-Flop JK, permite os seguintes estados:

• SET e RESET

• SET, RESET, TOGGLE, MEMÓRIA

• SET, RESET, MEMÓRIA

• TOGGLE, MEMÓRIA

Um LATCH é sincronizado:

• Pelo nível da entrada ENABLE

• Pela transição do CLOCK

• Pelo nível da entrada PRESET

• Pelo nível da entrada CLEAR