VHDL và thiết kế processs

Sắp xếp sơ đồ hệ thống module logic trên VHDL

• Khai báo thư viện-Mô tả thực thể-Mô tả kiến trúc

• Mô tả kiến trúc-Mô tả thực thể-Khai báo thư viện

• Khai báo thư viện-Mô tả kiến trúc-Mô tả thực thể

• Mô tả thực thể-Khai báo thư viện-Mô tả kiến trúc

Một chương trình VHDL tiêu biểu gồm:

•   Hai phần chính là khai báo Entity và Process

•     Một phần chính là khai báo Entity

•     Một phần chính là khai báo Architecture

• Hai phần chính là khai báo Entity và Architecture

Architecture trong chương trình VHDL thì:

•   Chứa các khai báo thư viện

• Chứa các hoạt động bên trong hoặc tổ chức của mạch điện

• Chứa các khai báo vào ra của mạch điện số

• Chỉ chứa Process

Entity trong chương trình VHDL thì:

•    Chỉ chứa Process

•    Chứa các khai báo thư viện

• Chứa các khai báo vào ra của mạch điện số

• Chứa các hoạt động bên trong hoặc tổ chức của mạch điện

Một quy trình thiết kế process gồm bao nhiêu bước ?

• 4

• 6

• 5

• 7

Các lệnh tuần tự nằm :

• Giữa Begin và End của Architecture

• Trước Begin và Process

• Trước Begin của Architecture

• Giữa Begin và End của process

Trong process, danh sách tín hiệu nhạy được tách biệt bằng dấy gì ?

• Dấu "."

• Dấu ","

• Dấu ";"

• Dấu "|"

Trong VHDL, "biến - variable" được khai báo và sử dụng trong các process và trong các chương trình con

• Đúng

• Sai

Trong VHDL, khai báo thực thể (Entity) là khai báo:

• Danh sách đối tượng vào/ra

• Giao diện của hệ thống với bên ngoài

• Danh sách các hằng số

• Danh sách các cổng logic vào/ra

Trong VHDL, "hằng-constant" được khai báo trong các process và trong procedure

• Đúng

• Sai