GRa Semesterabschluss

GRa Semesterabschluss

University

10 Qs

quiz-placeholder

Similar activities

Schizophrenie

Schizophrenie

University

12 Qs

Fluxograma da sífilis

Fluxograma da sífilis

University

10 Qs

Alkalimetalle & Erdalkalimetalle

Alkalimetalle & Erdalkalimetalle

9th Grade - University

10 Qs

UPES - SINH HÓA: Enzyme và Hormon 17G

UPES - SINH HÓA: Enzyme và Hormon 17G

University

15 Qs

Cohesion and Adhesion

Cohesion and Adhesion

8th Grade - University

15 Qs

Quizz zum Bachelorabschluss!

Quizz zum Bachelorabschluss!

University

11 Qs

Education à la sexualité

Education à la sexualité

University

10 Qs

MID Organisasi dan Arsitektur Komputer

MID Organisasi dan Arsitektur Komputer

University

15 Qs

GRa Semesterabschluss

GRa Semesterabschluss

Assessment

Quiz

Science

University

Practice Problem

Hard

Created by

Sascha Hofmann

Used 6+ times

FREE Resource

AI

Enhance your content in a minute

Add similar questions
Adjust reading levels
Convert to real-world scenario
Translate activity
More...

10 questions

Show all answers

1.

MULTIPLE CHOICE QUESTION

45 sec • 1 pt

Welche Aussage zu Pipelining ist richtig?

Pipelining lässt sich besonders gut auf RISC-Architekturen implementieren

Durch Pipelining sinkt die Latenz.

Durch Strukturhazards ist der tatsächliche Speedup meistens deutlich unterhalb des theoretisch maximalen.

Mehr Pipeline-Stufen hinzuzufügen ist immer sinnvoll.

2.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Cachekonfiguration: Größe: 256B, Blockgröße: 32B, #Mengen: 4. Welche Organisationsform hat dieser Cache?

2-fach assoziativ

Direktabbildend

Vollassoziativ

4-Fach Assoziativ

3.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Was ist der Unterschied zwischen einer Cachezeile und einem Cacheblock?

Weiẞ ich nicht.

Eine Cachezeile enthält nur die Daten, ein Cacheblock noch weitere Meta-Informationen.

Ein Cacheblock ist das Selbe wie eine Cachezeile.

Eine Cachezeile bleibt auch dann erhalten, wenn das Datum aus dem Cache verdrängt wird.

4.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Welche Befehlssatzarchitektur passt NICHT zu folgendem Assembler-Code:

myFunction:

add rax, [rdi]

    div rsi

    mov [rsp], rax

Register-Register

Register-Memory

Stack

Akkumulator

5.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Gegeben sei eine 2-Kern CPU mit 2-fachem SMT. Welche der folgenden Aussagen stimmt?

In jedem Takt kann jeder Kern 2 Instruktionen laden.

Der theoretisch maximale Speedup ist 20.

Durch SMT in Verbindung mit Multicore reichen 2 Registersätze für die gesamte CPU.

Es können bis zu 4 Threads echt parallel ausgeführt werden.

6.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Was gehört NICHT zur Befehlsarchitektur?

Registerbreite

Zur Verfügung stehende Register

Unterstützte Maschinenbefehle

Speichertechnologie

7.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

Welche Aussage zu Mikroprogrammierung stimmt?

Vertikale Mikroprogrammierung braucht mehr Speicherplatz als horizontale.

Vertikale Mikroprogrammierung erzeugt mehr Dekodieraufwand als horizontale.

Ein Makrobefehl wird in mehrere Mikroprogramme übersetzt.

Durch Tristates kann verhindert werden, dass zwei Register von derselben Datenleitung lesen.

Access all questions and much more by creating a free account

Create resources

Host any resource

Get auto-graded reports

Google

Continue with Google

Email

Continue with Email

Classlink

Continue with Classlink

Clever

Continue with Clever

or continue with

Microsoft

Microsoft

Apple

Apple

Others

Others

Already have an account?

Discover more resources for Science