Search Header Logo

ARQUITECTURAS DE PROCESADOR RISC Y CISC

Authored by David Fernández

Computers

12th Grade

Used 12+ times

ARQUITECTURAS DE PROCESADOR RISC Y CISC
AI

AI Actions

Add similar questions

Adjust reading levels

Convert to real-world scenario

Translate activity

More...

    Content View

    Student View

10 questions

Show all answers

1.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿Qué significa la sigla CISC en el contexto de arquitectura de procesadores?

Complex Instruction Set Computer

Centralized Instruction Set Computer

Compact Instruction Set Computer

Controlled Instruction Set Computer

2.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿En qué se basa el principio de microprogramación en la arquitectura CISC?

En la decodificación de instrucciones complejas por hardware

En la aceleración de la ejecución de instrucciones complejas

En la ejecución de instrucciones codificadas internamente en la CPU

En la interpretación de instrucciones mediante un microprograma en memoria externa

3.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿Qué permitió aumentar la velocidad de procesamiento en la arquitectura RISC?

La eliminación del microcódigo y la decodificación de instrucciones complejas

La reducción del número de instrucciones en un ciclo de reloj

La implementación de instrucciones complejas en la CPU

La necesidad de menos instrucciones para ejecutar una tarea

4.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿Cuál es una característica de la arquitectura RISC en comparación con la CISC?

Mayor número de instrucciones complejas

Dependencia de microcódigo para la ejecución de instrucciones

Mayor tiempo de espera para la memoria principal

Necesidad de menos instrucciones para ejecutar una tarea

5.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿Qué permitió la evolución de la memoria principal en relación a la arquitectura CISC?

Almacenar microinstrucciones en la memoria de control

Eliminar la necesidad de decodificar instrucciones complejas

Acelerar la ejecución de instrucciones complejas

Trabajar con instrucciones mucho más simples que se completasen en un ciclo de reloj

6.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿Qué mecanismo permite solapar varias instrucciones en un mismo ciclo en la arquitectura RISC?

Buses de alta velocidad

Memoria principal rápida

Microcódigo

Pipeline

7.

MULTIPLE CHOICE QUESTION

30 sec • 1 pt

¿Cuál es una consecuencia de la evolución de la memoria principal en la arquitectura CISC?

Trabajar con instrucciones mucho más simples que se completasen en un ciclo de reloj

Mayor dependencia de microcódigo para la ejecución de instrucciones

Necesidad de menos instrucciones para ejecutar una tarea

Aumentar la velocidad de procesamiento

Access all questions and much more by creating a free account

Create resources

Host any resource

Get auto-graded reports

Google

Continue with Google

Email

Continue with Email

Classlink

Continue with Classlink

Clever

Continue with Clever

or continue with

Microsoft

Microsoft

Apple

Apple

Others

Others

Already have an account?