wayground logo

Free Printable Worksheets

Font size

S
M
L
XL
Worksheets

Тест VHDL 39 сурак

Total questions: 39

Worksheet time: 20mins

Name
Class
Date
1.

Компоненттерді жариялағаннан кейін қандай процесс жүреді?

a)

Сигнал жариялауы

b)

Порттарды байланыстыру

c)

Begin секциясы басталады

d)

Архитектураны анықтау

e)

Даналарды жасау

2.

ROM64Kx1 компонент данасында порт картасы арқылы не көрсетіледі?

a)

Жергілікті жарияланған сигналдар

b)

Шиналық интерфейс порты

c)

ROM микросхемасының адрестік

d)

Board_id тұрақтысы

e)

Тақта мекенжайының маскасы

3.

Ағындық сипаттама нені баса көрсетеді?

a)

Вентильмен басқарылатын элементтер арасындағы ақпарат ағынын

b)

Компоненттердің арасындағы байланыстарды

c)

Жүйенің физикалық элементтерін

d)

Тек жад микросхемаларын

e)

Компоненттердің сынып параметрлерін

4.

Businterface объектісінің негізгі функциясы қандай?

a)

Жад пен шина арасында ақпарат алмасу

b)

Жадқа қолжетімділікті басқару

c)

ROM массивінің деректерін шығару

d)

Вентильдерді басқару

e)

Микросхемаларды таңдау желілерін басқару

5.

Ағындық сипаттама қандай элементтерге мән бермейді?

a)

Құрылымдық шешімдерге

b)

Логикалық элементтерге

c)

Деректер ағынына

d)

Порттардың жұмыс істеуіне

e)

Регистрлік операцияларға

6.

Шиналық интерфейс ADDR портына не қосылған?

a)

ROM мекенжай кірістері

b)

ROM шығу деректері

c)

Шинаны басқару сигналдары

d)

Сыртқы деректер желілері

e)

Микросхемаларды таңдау желілері

7.

Барлық шинаны басқару сигналдарының ерекшелігі қандай?

a)

Төмен белсенді деңгейге ие

b)

ROM микросхемаларына қосылған

c)

Массив элементтеріне қосылған

d)

Жоғары белсенді деңгейге ие

e)

Сынып параметрлерін өзгертеді

8.

Жадқа қол жеткізу циклі қашан басталады?

a)

ABus 16-18 биттері тақта нөміріне тең болғанда

b)

Done сигналы бірлікке өткен кезде

c)

MRQ ROM микросхемаларын таңдау кірістерін басқарған кезде

d)

MemReq бірлікке ауысқан кезде

e)

TMR іске қосылғанда

9.

TMR компонентінің Done сигналы қанша уақыттан кейін бірлік күйіне өтеді?

a)

MRint бірлікке ауысқаннан кейін 175 нс өткен соң

b)

BusAck бірлікке ауысқаннан кейін

c)

100 нс

d)

200 нс

e)

ABus бірлікке ауысқаннан кейін 175 нс өткен соң

10.

Businterface архитектурасында қандай тұрақты жарияланған?

a)

Zs

b)

Done

c)

Enable

d)

MRint

e)

DBR

11.

DataRdy порты Enable сигналының өзгеруіне қатысты қанша уақытқа кешіктіріледі?

a)

5 нс

b)

0 нс

c)

10 нс

d)

175 нс

e)

50 нс

12.

MRQ драйвері MR портына қандай сигнал мәнін жібереді?

a)

MRint сигналының инверсияланған мәнін

b)

Enable сигналының инверсияланған мәнін

c)

Done сигналының кешіктірілген мәнін

d)

DataRdy мәнін

e)

ABus-тағы мекенжай мәнін

13.

Деректер жинау жүйесінің архитектурасындағы негізгі компоненттер қандай?

a)

MemoryBoard және AtoD

b)

CPU және RAM

c)

USB және Ethernet

d)

ROM және RAM

e)

Analog және Digital

14.

MemoryBoard компонентінің негізгі порты қандай сигналды қабылдайды?

a)

ABus

b)

BRQ

c)

DBus

d)

MRQ

e)

DataRdy

15.

BRQ сигналының мақсаты қандай?

a)

Автобустағы сұранысты көрсету

b)

Деректердің дайын екенін көрсету

c)

Мекенжайларды сақтау

d)

Логикалық AND операциясын орындау

e)

Басқа компоненттерге синхрондау

16.

Defs пакетінде қандай логикалық мәндер қолданылған?

a)

1, 0, Z, E

b)

1, 0, X, E

c)

A, B, C, D

d)

0, 1, 2, 3

e)

T, F, N, U

17.

Wired_and функциясының қызметі қандай?

a)

Сымды ЖӘНЕ арқылы сигналдарды шешу

b)

Сигналдарды синхрондау

c)

Аналогты түрлендіру

d)

Деректерді оқу

e)

Шинаны басқару

18.

AtoD тақтасындағы порт қандай сигналды шығарады?

a)

DBus

b)

MRQ

c)

BRQ

d)

ABus

e)

DataRdy

19.

Defs пакетінде MVL қандай типті білдіреді?

a)

Көпмәнді логикалық тип

b)

Сандық мәліметте

c)

Ауысу сигналдары

d)

Аралас типтер

e)

Шиналық сигналдар

20.

*BRQ сигналының нәтижесі қандай кезде анықталады?

a)

Логикалық қақпаның істен шығуында

b)

Жүйе іске қосылғанда

c)

Ағымдағы күйде

d)

Әрбір циклде

e)

Деректер алынғанда

21.

Defs пакетінде тристат логикасы қалай орындалады?

a)

Tristate функциясы арқылы

b)

Wired_and арқылы

c)

Блоктық схема арқылы

d)

Регистр арқылы

e)

Шиналық архитектура арқылы

22.

IDLE күйі нені білдіреді?

a)

Жад сұранысын күтуді

b)

Деректердің дайын екенін

c)

Шинаны растауды

d)

Сигналдың өшірілгенін

e)

Сұраныс жіберуді

23.

F1 блогында не орындалады?

a)

ABR-ға мекенжай тағайындалады

b)

Шина сигналы бақыланады

c)

MRQ сигналы орнатылады

d)

Деректер шинасы іске қосылады

e)

Шинадан деректер алынады

24.

RT архитектурасының қандай бөлігі деректер ағындарын анықтайды?

a)

Тағайындау блоктары**

b)

Регистрлер

c)

Шиналар

d)

Басқару блогы

e)

Порт картасы

25.

Defs бумасының негізгі бөлігі қандай функцияларды қамтиды?

a)

Ішкі бағдарламаларды іске асыру

b)

Порттарды анықтау

c)

Регистрлерді анықтау

d)

Деректерді сақтау

e)

Шиналармен жұмыс

26.

Тристаттық ажыратымдылықтың нәтижесі қандай жағдайларда қате туралы сигнал береді?

a)

Массивте бірнеше 'Z' болмаса

b)

Барлық мәндер '0' болса

c)

Бірнеше мән '1' болса

d)

Сигнал 'E' болса

e)

Массив толық болса

27.

Defs пакетінде wbit ішкі түрі қандай функцияға қатысты?

a)

Логикалық NOT

b)

Сымды ЖӘНЕ

c)

Логикалық OR

d)

Сымды OR

e)

Шина ажырату

28.

Басқарылатын сигналдардың басты ерекшелігі қандай?

a)

Оларға рұқсат етілуі керек

b)

Олар ешқашан өшпейді

c)

Олардың мәні өзгермейді

d)

Олар деректерді сақтайды

29.

Шиналар мен регистрлер арасындағы негізгі айырмашылық неде?

a)

Шиналар қосу функциясын қолданады

b)

Шиналар деректерді сақтайды, регистрлер тасымалдайды

c)

Регистрлер сигналдарды шешеді

d)

Шиналар мәліметтерді сақтайды

e)

Регистрлер тек шығысқа қосылады

30.

RT архитектурасында F2 блок не істейді?

a)

MRQ сигналын орнатады

b)

ABR мекенжайын орнатады

c)

RDY сигналын орнатады

d)

BRQ сигналын орнатады

e)

DataRdy сигналын орнатады

31.

Defs бумасының соңғы мәлімдемелері не үшін қолданылады?

a)

Ішкі түрлер мен функцияларды анықтау**

b)

Тіркеулерді анықтау

c)

Порттарды анықтау

d)

Автобустарды анықтау

e)

Деректерді сақтау

32.

Мінез-құлықты сипаттау стилі қандай бағдарламалау тілдеріндегі кодқа ұқсас ретімен орындалатын процедуралық тип кодын анықтайды.

a)

Fortran немесе Ada

b)

Pascal немесе С

c)

C++

d)

Python

e)

SQL Server

33.

VHDL модельдеуінде қандай екі маңызды принцип бар?

a)

Сигнал мәндерінің өзгеруі барлық сигнал тағайындауларының орындалуына және оқиғалар тізбегінің пайда болуына әкеледі, ал өзгерістер кідірістермен болуы мүмкін.

b)

Барлық сигналдар тұрақты түрде өзгереді және кідірістер болмайды.

c)

Сигнал мәндерінің өзгеруі тек бір оқиғамен шектеледі және жаңа оқиғалар тудырмайды.

d)

Сигнал өзгерісі әрқашан бірден орындалады және ешқандай кідіріс болмайды.

e)

Жобада сигналдар тек бір оқиғаға тәуелді және тәуелсіз оқиғалар тізбегі жоқ. 

34.

Параллельді немесе дәйекті сигналды тағайындауда уақыт диаграммалары қалай көрсетіледі?

a)

Уақыт элементтерінің тізімі арқылы, әрбір элемент сигналдың мәні мен кідірісі арқылы анықталады.

b)

Тек сигнал мәндерінің тізбегі арқылы, кідіріссіз.

c)

Уақыт диаграммалары тек бір сигнал мәні мен тұрақты уақытпен анықталады.

d)

Сигналдың мәні мен кідірісі тек бірінші элементке қатысты қолданылады.

e)

Уақыт диаграммалары сигнал мәндерінсіз тек уақыт кідірістерімен көрсетіледі.

 

35.

SEVERITY_LEVEL типінің мүмкін мәндері қайсысы?

a)

NOTE, WARNING, ERROR, FAILURE

b)

ERROR, WARNING, INFO

c)

NOT, IN

d)

INFO, ACCESS, ERROR

e)

IF, ELSE

36.

others кілт сөзі не үшін пайдаланылады?

a)

Барлық жағдайларды қарастыру үшін.

b)

Шарттың шын екенін тексеру үшін.

c)

Тек уақытты өлшеу үшін.

d)

Нақты уақытты белгілеу үшін.

e)

Дұрыс жауабы жоқ.

37.

Alliance VHDL САПР ағындық жиынының әдепкі файл кеңейтілуі қалай аталады?

a)

.vbe

b)

.vhdl

c)

.v

d)

.all

e)

.cfg

38.

Архитектураны сипаттау кезінде қандай операторды қолдануға рұқсат етілмейді?

a)

process

b)

block

c)

simple_signal_assignment

d)

conditional_signal_assignment

e)

selected_signal_assignment

39.

Сигналдарды бірнеше драйвермен басқарудың қиындығы неде?

a)

Әр драйвер сигналды тек бір рет тағайындай алады

b)

Сигналдар тек блок операторында тағайындалады

c)

Параллель тағайындаулар қолдану қажет

d)

Модельдеу кезінде уақытты синхрондау қиын

e)

Барлық сигналдар асинхронды болуы керек

Similar Resources on Wayground

саясаттану 1-40 (2)

40 questions

саясаттану 1-40 (2)

quiz

Worksheet

•

University

Химические индикаторы и титрование

38 questions

Химические индикаторы и титрование

quiz

Worksheet

•

University

Инклюзив Рк2

41 questions

Инклюзив Рк2

quiz

Worksheet

•

University

Оқытудың ақпараттық инновациялық технологиясы (1 модуль)

35 questions

Оқытудың ақпараттық инновациялық технологиясы (1 модуль)

quiz

Worksheet

•

University

Психология бойынша сауалнама

40 questions

Психология бойынша сауалнама

quiz

Worksheet

•

University

Банк құқығы

40 questions

Банк құқығы

quiz

Worksheet

•

University

микро 121-160

40 questions

микро 121-160

quiz

Worksheet

•

University

ИНКЛЮЗИВ 1. 43-85

42 questions

ИНКЛЮЗИВ 1. 43-85

quiz

Worksheet

•

University