NEW
Font size
Worksheetschương5
Total questions: 61
Worksheet time: 31mins
1. Phát biểu nào sau đây sai
Bộ xử lý điều khiển hoạt động của máy tính
Bộ xử lý hoạt động theo chương trình nằm sẵn trong bộ nhớ
Bộ xử lý được cấu tạo bởi 2 thành phần
Bộ xử lsy được cấu tạo bởi 3 thành phần
Để thực hiện 1 lệnh bộ xử lý phải trải qua
8 công đoạn
6 công đoạn
7 công đoạn
5 công đoạn
Xét các công đoạn của bộ xử lý
Giải mã lệnh -> nhận dữ liệu->xử lý dữ liệu->ghi dữ liệu->nhận lệnh
nhận lệnh->giải mã lệnh->nhận dữ liệu->xử lý dữ liệu->ghi dữ liệu
nhận lệnh -> nhận dữ liệu->giải mã lệnh -> xử lí dữu liệu-> ghi dữ liệu
nhận dữ liệu -> xử lí dữ liệu-> nhận lệnh -> giải mã lệnh -> ghi dữu liệu
Với công đoạn nhận lệnh của CPU, thứ tự thực hiện là:
a. Bộ đếm chương trình -> Bộ nhớ -> thanh ghi lệnh
Bộ nhớ->Bộ đếm chương trình->thanh ghi lệnh
Bộ nhớ ->thanh ghi lệnh-> bộ đếm chương trình
Bộ đếm chương trình->thanh ghi lệnh-> bộ nhớ
Với công đoạn giải mã lệnh của CPU thứ tự thực hiện
Thanh ghi lênh -> giải mã -> khối điều khiển-> tín hiệu điều khiển
thanh ghi lệnh -> khối điều khiển -> giải mã -> tín hiệu điều khiển
thanh ghi lệnh -. khối điều khiển -> tín hiệu lệnh -> giải mã
khối điều khiển -> thanh ghi lệnh-> giải mã -> tín hiệu điều khiển
3.1. Với công đoạn nhậnn dữ liệu của CPU, thứ tự thực hiện là:
a. Ðịa chỉ -> tËp thanh ghi -> ngăn nhớ
a. Ðịa chỉ -> ngăn nhớ -> tËp thanh ghi
a. TËp thanh ghi -> địa chỉ -> ngăn nhớ
a. Ngăn nhớ -> tËp thanh ghi -> địa chỉ
5.1. Ðối với bộ nhớ ROM, phát biễu nào sau đây là sai:
a. Có tất cả 5 loại ROM
a. Là loại bộ nhớ khả biến
a. Là nơi chứa các chvơng trình hÖ thống (BIOS)
a. Là nơi chứa các vi chvơng trình
5.1. Ðối với bộ nhớ ROM, phát biễu nào sau đây là đúng:
a. Có thễ dùng điÖn đễ xoá PROM
a. PROM là loại ROM có thễ xoá và ghi lại nhiều lần
a. EPROM là loại ROM có thễ xoá và ghi lại nhiều lần
a. Có thễ dùng điÖn đễ xoá EPROM
5.1. Ðối với bộ nhớ RAM, phát biễu nào sau đây là sai:
a. Là loại bộ nhớ không khả biến
a. Là nơi lvu giữ thông tin tạm thời
a. Có hai loại RAM
a. Là bộ nhớ đọc/ghi tuỳ ý
Ðối với bộ nhớ RAM, phát biễu nào sau đây là đúng:
a. Là loại bộ nhớ không khả biến
a. RAM là viết tắt của: Read Access Memory
a. SRAM đvợc chế tạo từ các tụ điÖn
a. Là nơi lvu giữ thông tin mà máy tính đang xử lý
5.1. Ðối với bộ nhớ ROM, phát biễu nào sau đây là đúng:
a. Ðvợc chế tạo từ mạch lËt
a. Ðvợc chế tạo từ transistor
a. Ðvợc chế tạo từ diode
a. Cả b và c
5.1. Ðối với bộ nhớ RAM, phát biễu nào sau đây là sai:
a. DRAM đvợc chế tạo từ mạch lËt
a. DRAM đvợc chế tạo từ tụ điÖn
a. SRAM đvợc chế tạo từ mạch lËt
a. SRAM không cần phải làm tvơi
5.1. Cho chip nhớ SRAM có dung lvợng 64K x 4 bit, phát biễu nào sau đây là đúng:
a. Các đvờng địa chỉ là: A0 -> A15
a. Các đvờng địa chỉ là: D0 -> D15
a. Các đvờng dữ liÖu là: A0 -> A3
a. Các đvờng dữ liÖu là: D1 -> D8
5.1. Cho chip nhớ SRAM có dung lvợng 16K x 8 bit, phát biễu nào sau đây là sai:
a. Có 14 đvờng địa chỉ
a. Có 8 đvờng dữ liÖu
a. Các đvờng địa chỉ là: A0 -> A13
a. Các đvờng địa chỉ là: A0 -> A14
5.1. Cho chip nhớ SRAM có các tín hiÖu: A0 -> A13, D0 -> D15 , RD, WE. Phát biễu nào sau đây là sai:
a. Dung lvợng của chip là: 16K x 16 bit
b. WE là tín hiÖu điều khiễn ghi dữ liÖu
RD là tín hiÖu điều khiễn ghi dữ liÖu
RD là tín hiÖu điều khiễn đọc dữ liÖu
5.1. Cho chip nhớ DRAM có các tín hiÖu: A0 -> A7, D0 -> D7 , RD, WE. Phát biễu nào sau đây là đúng:
a. Dung lvợng của chip là: 64K x 8 bit
. Dung lvợng của chip là: 8K x 8 bit
RD là tín hiÖu điều khiễn ghi dữ liÖu
d. WE là tín hiÖu điều khiễn đọc dữ liÖu
5.1. Xét về chức năng, hÖ thống nhớ máy tính có thễ có ở:
a. Bên trong bộ xử lý, RAM, đĩa từ
a. Các thanh ghi, bộ nhớ trong, CD-ROM
a. Các thanh ghi, ROM, băng từ
a. Các thanh ghi, bộ nhớ trong, bộ nhớ ngoài
Ðối với hÖ thống nhớ máy tính, có thễ có các đơn vị truyền nhv sau:
a. Theo từ nhớ
a. Theo khối nhớ
a. Cả a và b đều đúng
a. Cả a và b đều sai
5.1. Xét về các phvơng pháp truy nhËp trong hÖ thống nhớ, phát biễu nào sau đây là sai:
a. Truy nhËp tuần tự đối với bộ nhớ cache
a. Truy nhËp liên kết đối với bộ nhớ cache
a. Truy nhËp ngau nhiên đối với bộ nhớ trong
a. Truy nhËp trực tiếp đối với đĩa từ
5.1. Ðối với hÖ thống nhớ, có các kiễu vËt lý nhv sau:
a. Bộ nhớ từ, RAM, bộ nhớ cache
a. Bộ nhớ bán dan, bộ nhớ từ, bộ nhớ cache
a. Bộ nhớ bán dan, bộ nhớ từ, bộ nhớ quang
a. Bộ nhớ quang, bộ nhớ cache, bộ nhớ từ
5.1. Ðối với hÖ thống nhớ máy tính, phát biễu nào sau đây không phải là đÆc trvng vËt lý:
a. Bộ nhớ khả biến
a. Bộ nhớ không khả biến
a. Bộ nhớ xoá đvợc
a. Bộ nhớ chỉ đọc
5.1. Xét sơ đồ phân cấp hÖ thống nhớ, phát biễu nào sau đây là sai:
Mức thanh ghi là mức trao đỗi nhanh nhất
a. Mức thanh ghi là mức trao đỗi chËm nhất
Mức cache đvợc chia thành hai mức
a. Mức cache là mức gần thanh ghi nhất
Xét sơ đồ phân cấp hÖ thống nhớ, phát biễu nào sau đây là đúng:
a. Từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ nhanh dần
a. Từ thanh ghi đến bộ xử lý, tốc độ tăng dần
a. Từ bộ nhớ ngoài đến thanh ghi, dung lvợng giảm dần
a. Từ bộ nhớ trong đến bộ nhớ cache, tần suất truy nhËp giảm dần
5.1. Ðối với bộ nhớ chính (BNC) máy tính, phát biễu nào sau đây là đúng:
a. ViÖc đánh địa chỉ cho BNC tuỳ thuộc vào từng hÖ điều hành
BNC do bộ xử lý đánh địa chỉ trực tiếp
a. Có những loại máy tính không có BNC
a. Các ngăn nhớ không tỗ chức theo byte
5.1. Ðối với bộ nhớ chính (BNC) máy tính, phát biễu nào sau đây là sai:
a. Chứa các chvơng trình và dữ liÖu dvới dạng thv viÖn
a. Về nguyên tắc, ngvời lËp trình có thễ can thiÖp vào toàn bộ BNC
a. ViÖc quản lý logic BNC tuỳ thuộc vào từng hÖ điều hành
a. Ðvợc đánh địa chỉ trực tiếp bởi bộ xử lý
5.1. Ðối với bộ nhớ cache, phát biễu nào sau đây là đúng:
a. Cache có thễ đvợc đÆt trên cùng chip với CPU
a. Bộ nhớ chính có tốc độ nhanh hơn cache
a. Bộ nhớ cache đvợc đÆt giữa bộ nhớ chính và bộ nhớ ngoài
a. Cache không đvợc đÆt trên cùng chip với CPU
Ðối với bộ nhớ cache, phát biễu nào sau đây là đúng
a. Bộ nhớ ngoài nhËn cả khối dữ liÖu từ cache
a. Truyền dữ liÖu giữa CPU và cache theo đơn vị khối nhớ
a. Truyền dữ liÖu giữa CPU và cache theo đơn vị từ nhớ
a. Khi cần, CPU nhËn dữ liÖu trực tiếp từ bộ nhớ chính
5.1. Khi CPU truy nhËp cache, có hai khả năng sau:
a. Trvợt cache, trúng cache
a. Sai cache, đúng cache
a. Trên cache, dvới cache
a. Trong cache, ngoài cache
5.1. Cache hoạt động nhờ vào nguyên lý:
a. Nguyên lý hoạt động của máy tính
a. Nguyên lý điều khiễn ghi dữ liÖu
a. Nguyên lý điều khiễn đọc dữ liÖu
a. Nguyên lý định vị tham số bộ nhớ
Trong sự trao đỗi giữa cache và bộ nhớ chính, phát biễu nào sau đây là sai:
a. Bộ nhớ chính chia thành các block nhớ
a. Cache chia thành các line nhớ
a. Bộ nhớ chính chia thành các line nhớ
Kích thvớc line bằng kích thvớc
5.1. Xét bộ nhớ cache, mỗi line đvợc gắn thêm Tag là đễ:
a. Xác định block nào của bộ nhớ chính đang ở trong line
a. Xác định cache có dung lvợng bao nhiêu
a. Xác định line có dung lvợng bao nhiêu
a. Xác định cache có bao nhiêu line
5.1. Xét bộ nhớ cache, có các kỹ thuËt ánh xạ địa chỉ sau đây:
a. Trực tiếp, liên kết hoàn toàn, liên kết tËp hợp
a. Liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp
a. Liên kết tËp hợp, liên kết phần tử, gián tiếp
a. Trực tiếp, liên kết phần tử, liên kết gián đoạn
5.1. Trong kỹ thuËt ánh xạ liên kết hoàn toàn, các trvờng địa chỉ là:
Tag + Word + Line
a. Tag + Word
a. Tag + Line + Word
a. Tag + Line
5.1. Trong kỹ thuËt ánh xạ trực tiếp, các trvờng địa chỉ là:
Tag + Word + Line
Tag + Word
Tag + Line + Word
a. Tag + Line
5.1. Trong kỹ thuËt ánh xạ liên kết tËp hợp, các trvờng địa chỉ là:
a. Tag + Word + Set
a. Tag + Word
a. Tag + Set + Word
a. Tag + Set
5.1. Cho máy tính có dung lvợng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trvờng hợp kỹ thuËt ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra đễ truy nhËp cache là:
12 + 10 + 5
14 + 11 + 2
. 13 + 10 + 4
14 + 10 + 3
5.1. Cho máy tính có dung lvợng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trvờng hợp kỹ thuËt ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra đễ truy nhËp cache là:
11 + 13 + 3
. 12 + 13 + 4
11 + 14 + 2
12 + 12 + 3
5.1. Cho máy tính có dung lvợng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trvờng hợp kỹ thuËt ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra đễ truy nhËp cache là:
11 + 11 + 5
. 12 + 12 + 3
12 + 11 + 4
11 + 12 + 4
5.1. Cho máy tính có dung lvợng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 4 byte. Trong trvờng hợp kỹ thuËt ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra đễ truy nhËp cache là:
13 + 11 + 2
24 + 4
a. 12 + 12 + 2
24 + 2
5.1. Cho máy tính có dung lvợng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trvờng hợp kỹ thuËt ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra đễ truy nhËp cache là:
13 + 11 + 2
14 + 10 + 2
23 + 3
24 + 2
5.1. Cho máy tính có dung lvợng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trvờng hợp kỹ thuËt ánh xạ liên kết tËp hợp, dạng địa chỉ do bộ xử lý phát ra đễ truy nhËp cache là:
13 + 10 + 4
. 14 + 9 + 4
a. 13 + 9 + 5
14 + 10 + 4
5.1. Cho máy tính có dung lvợng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trvờng hợp kỹ thuËt ánh xạ liên kết tËp hợp, dạng địa chỉ do bộ xử lý phát ra đễ truy nhËp cache là:
12 + 12 + 4
. 14 + 10 + 4
13 + 11 + 4
13 + 9 + 6
5.1. Cho máy tính có dung lvợng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trvờng hợp kỹ thuËt ánh xạ liên kết tËp hợp, dạng địa chỉ do bộ xử lý phát ra đễ truy nhËp cache là:
13 + 8 + 5
14 + 7 + 5
13 + 7 + 6
14 + 8 + 6
5.1. Xét kỹ thuËt ánh xạ trực tiếp khi truy nhËp cache, thứ tự tìm block trong cache đvợc thực hiÖn dựa theo các trvờng trong địa chỉ do CPU phát ra nhv sau:
a. Line -> Tag -> Word
a. Line -> Word -> Tag
a. Tag -> Line -> Word
a. Tag -> Word -> Line
5.1. Ðối với bộ nhớ cache, xét kỹ thuËt ánh xạ liên kết tËp hợp, thứ tự tìm block trong cache đvợc thực hiÖn dựa theo các giá trị trong địa chỉ do CPU phát ra nhv sau:
a. Word -> Set -> Tag
a. Set -> Word -> Tag
a. Set -> Tag -> Word
a. Word -> Tag -> Set
5.1. Xét các thuËt toán thay thế dữ liÖu trong cache, phát biễu nào sau đây là đúng:
a. Không có thuËt toán
a. Ánh xạ trực tiếp không có thuËt toán thay thế
a. Hai ánh xạ liên kết (hoàn toàn và tËp hợp) có 4 thuËt toán
a. Cả b và c đều đúng
5.1. Ðối với bộ nhớ cache, các thuËt toán thay thế dữ liÖu là:
a. Ngau nhiên, FIFO, LRU, LFU
a. Ngau nhiên, LIFO, LRU, LFU
a. Ngau nhiên, FIFO, LFU, LTU
a. Ngau nhiên, LIFO, LTU, LVU
5.1. Ðối với các phvơng pháp ghi dữ liÖu vào cache, phát biễu nào sau đây là sai:
a. Write through: ghi đồng thời vào cả cache và bộ nhớ chính
a. Write back: chỉ ghi vào cache, khi block tvơng ứng bị thay thế thì mới ghi vào bộ nhớ
chính
a. Cả a và b đều sai
a. Cả a và b đều đúng
5.1. Ðối với các phvơng pháp ghi dữ liÖu vào cache, phát biễu nào sau đây là đúng:
a. Write back: ghi đồng thời vào cả cache và bộ nhớ chính
a. Write through: chỉ ghi vào cache, khi block tvơng ứng bị thay thế thì mới ghi vào bộ nhớ chính
a. Cả a và b đều không đúng
a. Cả a và b đều đúng
5.1. Ðối với các thuËt toán (TT) thay thế dữ liÖu trong cache, phát biễu nào sau đây là đúng:
a. FIFO là TT thay đi block mới nhất trong các block hiÖn nay
a. LRU là TT thay đi block có tần suất truy nhËp ít nhất
a. LFU là TT thay đi block truy nhËp gần đây ít nhất
a. Tất cả đều sai
5.1. Ðối với các thuËt toán (TT) thay thế dữ liÖu trong cache, phát biễu nào sau đây là sai:
a. FIFO là TT thay đi block cũ nhất trong các block hiÖn nay
a. FIFO là TT thay đi block có tần suất truy nhËp ít nhất
a. LRU là TT thay đi block truy nhËp gần đây ít nhất
a. Random là TT thay đi block ngau nhiên
Ðối với các thuËt toán (TT) thay thế dữ liÖu trong cache, phát biễu nào sau đây là đúng:
a. LIFO là TT thay đi block cũ nhất trong các block hiÖn nay
a. LTU là TT thay đi block có tần suất truy nhËp ít nhất
a. LVU là TT thay đi block truy nhËp gần đây ít nhất
a. Tất cả đều sai
Ðối với các thuËt toán (TT) thay thế dữ liÖu trong cache, phát biễu nào sau đây là sai:
a. TT Random cho tỉ lÖ cache hit thấp nhất
a. TT LRU cho tỉ lÖ cache hit cao nhất
a. TT FIFO cho tỉ lÖ cache hit cao nhất
a. TT LFU cho tỉ lÖ cache hit tvơng đối cao
Ðối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biễu nào sau đây là đúng:
a. Thông tin vừa truy nhËp thì xác suất bé là sau đó nó sẽ đvợc truy nhËp lại
a. Thông tin vừa truy nhËp thì xác suất lớn là sau đó nó sẽ đvợc truy nhËp lại
a. Thông tin vừa truy nhËp thì sau đó chắc chắn nó sẽ không đvợc truy nhËp lại
Thông tin vừa truy nhËp thì chắc chắn là sau đó nó đvợc truy nhËp lại
5.1. Ðối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biễu nào sau đây là đúng:
a. Mục thông tin vừa truy nhËp thì xác suất lớn là sau đó các mục lân cËn đvợc truy nhËp
a. Mục thông tin vừa truy nhËp thì xác suất bé là sau đó các mục lân cËn đvợc truy nhËp
a. Mục thông tin vừa truy nhËp thì chắc chắn là sau đó các mục lân cËn đvợc truy nhËp
a. Thông tin vừa truy nhËp thì chắc chắn là sau đó các mục lân cËn không đvợc truy nhËp
5.1. Khi truy nhËp cache, xét ánh xạ trực tiếp, phát biễu nào sau đây là đúng:
a. Mỗi block có thễ ánh xạ vào một line bất kỳ
a. Mỗi block có thễ ánh xạ vào một line bất kỳ trong một tËp line xác định
Mỗi block chỉ đvợc ánh xạ vào một line duy nhất
a. Mỗi block chỉ đvợc ánh xạ vào một trong bốn line xác định
Khi truy nhËp cache, xét ánh xạ trực tiếp, phát biễu nào sau đây là sai:
a. Mỗi block không thễ ánh xạ vào một line bất kỳ
a. Mỗi block không thễ ánh xạ vào một line bất kỳ trong tám line xác định
a. Mỗi block chỉ đvợc ánh xạ vào một line duy nhất
a. Mỗi block chỉ đvợc ánh xạ vào một trong hai line xác định
5.1. Khi truy nhËp cache, xét ánh xạ liên kết hoàn toàn, phát biễu nào sau đây là đúng:
a. Mỗi block có thễ ánh xạ vào một line bất kỳ
a. Mỗi block có thễ ánh xạ vào một line bất kỳ trong bốn line xác định
a. Mỗi block chỉ đvợc ánh xạ vào một line duy nhất
a. Mỗi block chỉ đvợc ánh xạ vào một trong mvời sáu line xác định
Khi truy nhËp cache, xét ánh xạ liên kết hoàn toàn, phát biễu nào sau đây là sai
a. Mỗi block có thễ ánh xạ vào một line bất kỳ
a. Mỗi block có thễ ánh xạ vào một line bất kỳ trong tám line xác định
a. Mỗi block không chỉ đvợc ánh xạ vào một line duy nhất
a. Mỗi block không chỉ đvợc ánh xạ vào một trong bốn line xác định
5.1. Khi truy nhËp cache, xét ánh xạ liên kết tËp hợp, phát biễu nào sau đây là đúng:
a. Mỗi block có thễ ánh xạ vào một line bất kỳ
a. Mỗi block có thễ ánh xạ vào một line bất kỳ trong một tËp line xác định
Mỗi block có thễ ánh xạ vào một line duy nhất trong một tËp line xác
a. Mỗi block chỉ đvợc ánh xạ vào một line duy nhất
5.1. Khi truy nhËp cache, xét ánh xạ liên kết tËp hợp, phát biễu nào sau đây là sai:
a. Mỗi block có thễ ánh xạ vào một line bất kỳ trong một tËp line xác định
a. Mỗi block không chỉ đvợc ánh xạ vào một line duy nhất
a. Mỗi block chỉ ánh xạ vào một line duy nhất trong một tËp line xác định
a. Mỗi block chỉ đvợc ánh xạ duy nhất vào một tËp line xác định
