Cho tập lệnh MIPS (không pipeline) có số lượng lệnh R-type là 23%, lệnh đọc dữ liệu là 22%, ghi dữ liệu là 34%, lệnh rẽ nhánh là 11% và lệnh nhảy là 10%. Tính chỉ số triệu lệnh trên giây (MIPS) của tập lệnh trên (làm tròn đến số nguyên, ví dụ 345) biết tần số CPU là 1.6GHz?

(a)  

Cho tập lệnh MIPS (không pipeline) có số lượng lệnh R-type là 27%, lệnh đọc dữ liệu là 22%, ghi dữ liệu là 34%, lệnh rẽ nhánh là 14% và lệnh nhảy là 3%. Tính chỉ số CPI của tập lệnh?

(a)  

Một cache ánh xạ trực tiếp 512KB có kích thước slot là 32 byte, thanh ghi địa chỉ là 32 bit, xác định tỉ lệ giữa các phần tag:index:offset (ví dụ 8:5:3) của thanh ghi địa chỉ?

(a)  

Một cache ánh xạ trực tiếp 4KB có kích thước slot là 16 byte, thanh ghi địa chỉ là 32 bit, xác định tỉ lệ giữa các phần tag:index:offset (ví dụ 8:5:3) của thanh ghi địa chỉ?

(a)  

Cho tập lệnh MIPS (không pipeline) có số lượng lệnh R-type là 14%, lệnh đọc dữ liệu là 22%, ghi dữ liệu là 43%, lệnh rẽ nhánh là 11% và lệnh nhảy là 10%. Tính chỉ số triệu lệnh trên giây (MIPS) của tập lệnh trên (làm tròn đến số nguyên, ví dụ 345) biết tần số CPU là 2.6GHz?

(a)  

Một tập lệnh MIPS có lệnh lw và sw chiếm 18% và chỉ số CPI lý tưởng là 1. Hệ thống sử dụng 1 mức cache với I-cache có tỉ lệ miss là 5%, và D-cache có tỉ lệ lỗi là 4%, chi phí cho mỗi lần miss là 120 chu kỳ đồng hồ. Tính chỉ số CPI thực của hệ thống (làm tròn đến 2 số thập phân, ví dụ: 4.23)

(a)  

Cho đoạn mã MIPS như sau, tính tổng số chu kỳ cần để thực hiện khi sử dụng cơ chế pipeline, biết rằng hệ thống sử dụng cơ chế dự đoán là không nhảy, và giả sử dự đoán là chính xác, hệ thống có sử dụng cơ chế forwarding

add $t1, $t3,$t2

beq $t2, $t3, 5

lw $t4, 4($t3)

add $t1, $t4, $t1

(a)  

Cho tập lệnh MIPS có số lượng lệnh R-type là 49%, lệnh đọc dữ liệu từ RAM là 22%, ghi dữ liệu ra RAM là 11%, lệnh rẽ nhánh là 16%, lệnh nhảy là 2%. Khi tiến hành pipeline thì 35% lệnh đọc dữ liệu có hiện tượng phụ thuộc dữ liệu (khi đó sẽ tốn 2 chu kỳ), 18% lệnh rẽ nhánh dự đoán sai (khi đó sẽ tốn 2 chu kỳ), lệnh nhảy không điều kiện luôn tốn 2 chu kỳ. Biết tần số đồng hồ CPU là 1.8GHz, tính chỉ số MIPS của hệ thống sau khi thực hiện pipeline (làm tròn đến số nguyên, ví dụ 320)?

(a)  

Cho tập lệnh MIPS (không pipeline) có số lượng lệnh R-type là 14%, lệnh đọc dữ liệu là 22%, ghi dữ liệu là 43%, lệnh rẽ nhánh là 11% và lệnh nhảy là 10%. Tính chỉ số CPI của tập lệnh?

(a)  

Cho đoạn mã MIPS như sau, tính tổng số chu kỳ cần để thực hiện khi không sử dụng cơ chế pipeline, và giả sử t2 != t3.

1.beq $t2, $t3, L1

2.add $t1, $t3,$t2

3.L1: lw $t4, 4($t3)

4.add $t1, $t4, $t2

5.add $t3, $t3, $t2

(a)  

Một cache ánh xạ trực tiếp 128KB có kích thước slot là 16 byte, thanh ghi địa chỉ là 32 bit, xác định tỉ lệ giữa các phần tag:index:offset (ví dụ 8:5:3) của thanh ghi địa chỉ?

(a)  

Cho tập lệnh MIPS (không pipeline) có số lượng lệnh R-type là 27%, lệnh đọc dữ liệu là 22%, ghi dữ liệu là 34%, lệnh rẽ nhánh là 14% và lệnh nhảy là 3%. Tính chỉ số triệu lệnh trên giây (MIPS) của tập lệnh trên (làm tròn đến số nguyên, ví dụ 345) biết tần số CPU là 2GHz?

(a)  

Cho tập lệnh MIPS (không pipeline) có số lượng lệnh R-type là 37%, lệnh đọc dữ liệu là 22%, ghi dữ liệu là 21%, lệnh rẽ nhánh là 18% và lệnh nhảy là 2%. Tính chỉ số triệu lệnh trên giây (MIPS) của tập lệnh trên (làm tròn đến số nguyên, ví dụ 345) biết tần số CPU là 2GHz?

(a)  

Cho tập lệnh MIPS (không pipeline) có số lượng lệnh R-type là 27%, lệnh đọc dữ liệu là 22%, ghi dữ liệu là 34%, lệnh rẽ nhánh là 14% và lệnh nhảy là 3%. Tính chỉ số triệu lệnh trên giây (MIPS) của tập lệnh trên (làm tròn đến số nguyên, ví dụ 345) biết tần số CPU là 1.6GHz?

(a)  

Cho tập lệnh MIPS (không pipeline) có số lượng lệnh R-type là 37%, lệnh đọc dữ liệu là 22%, ghi dữ liệu là 21%, lệnh rẽ nhánh là 18% và lệnh nhảy là 2%. Tính chỉ số triệu lệnh trên giây (MIPS) của tập lệnh trên (làm tròn đến số nguyên, ví dụ 345) biết tần số CPU là 1.6GHz?

(a)  

Cho tập lệnh MIPS (không pipeline) có số lượng lệnh R-type là 37%, lệnh đọc dữ liệu là 22%, ghi dữ liệu là 21%, lệnh rẽ nhánh là 18% và lệnh nhảy là 2%. Tính chỉ số triệu lệnh trên giây (MIPS) của tập lệnh trên (làm tròn đến số nguyên, ví dụ 345) biết tần số CPU là 2.2GHz?

(a)  

Một hệ thống sử dụng 2 mức cache với các thông số như sau: CPI lý tường là 1, tần số đồng hồ CPU là 4GHz, tỉ lệ miss của cache mức 1 là 2%, thời gian truy cập RAM là 100ns, thời gian truy cập cache mức 2 là 5ns, tỉ lệ miss toàn cục (trên cả 2 mức cache) là 0.5% và chi phí xử lý sẽ tốn 500 chu kỳ đồng hồ. Khi có 2 mức cache thì tốc độ tăng bao nhiêu lần so với trường hợp chỉ có cache mức 1 (làm tròn đến 2 số thập phân, ví dụ 3.05)?

(a)  

Cho đoạn mã MIPS như sau, tính tổng số chu kỳ cần để thực hiện khi sử dụng cơ chế pipeline, biết rằng hệ thống sử dụng cơ chế dự đoán là không nhảy, và giả sử dự đoán là sai, hệ thống có sử dụng cơ chế forwarding.

1.beq $t2, $t3, L1

2.add $t1, $t3,$t2

3.L1: lw $t4, 4($t3)

4.add $t1, $t3, $t2

5.add $t3, $t3, $t2

(a)  

Một tập lệnh MIPS có lệnh lw và sw chiếm 15% và chỉ số CPI lý tưởng là 3. Hệ thống sử dụng 1 mức cache với I-cache có tỉ lệ miss là 3%, và D-cache có tỉ lệ lỗi là 4%, chi phí cho mỗi lần miss là 120 chu kỳ đồng hồ. Hệ thống thực chậm hơn trường hợp lý tưởng bao nhiêu lần (làm tròn đến 2 số thập phân, ví dụ: 4.23).

(a)  

Một tập lệnh MIPS có lệnh lw và sw chiếm 18% và chỉ số CPI lý tưởng là 4. Hệ thống sử dụng 1 mức cache với I-cache có tỉ lệ miss là 5%, và D-cache có tỉ lệ lỗi là 4%, chi phí cho mỗi lần miss là 120 chu kỳ đồng hồ. Hệ thống thực nhanh hơn trường hợp không có cache bao nhiêu lần (làm tròn đến 2 số thập phân, ví dụ: 4.23).

(a)  

Một hệ thống sử dụng 2 mức cache với các thông số như sau: CPI lý tường là 1, tần số đồng hồ CPU là 2.8GHz, tỉ lệ miss của cache mức 1 là 3%, thời gian truy cập RAM là 200ns, thời gian truy cập cache mức 2 là 5ns, tỉ lệ miss toàn cục (trên cả 2 mức cache) là 0.7% và chi phí xử lý sẽ tốn 500 chu kỳ đồng hồ. Xác định chỉ số CPI toàn cục của hệ thống (làm tròn đến 2 số thập phân, ví dụ 4.00)?

(a)  

Một hệ thống sử dụng 2 mức cache với các thông số như sau: CPI lý tường là 1, tần số đồng hồ CPU là 4GHz, tỉ lệ miss của cache mức 1 là 2%, thời gian truy cập RAM là 100ns, thời gian truy cập cache mức 2 là 5ns, tỉ lệ miss toàn cục (trên cả 2 mức cache) là 0.5% và chi phí xử lý sẽ tốn 500 chu kỳ đồng hồ. Xác định chỉ số CPI toàn cục của hệ thống (làm tròn đến 2 số thập phân, ví dụ 4.00)?

(a)  

Một tập lệnh MIPS có lệnh lw và sw chiếm 15% và chỉ số CPI lý tưởng là 2. Hệ thống sử dụng 1 mức cache với I-cache có tỉ lệ miss là 3%, và D-cache có tỉ lệ lỗi là 4%, chi phí cho mỗi lần miss là 120 chu kỳ đồng hồ. Hệ thống thực nhanh hơn trường hợp không có cache bao nhiêu lần (làm tròn đến 2 số thập phân, ví dụ: 4.23)

(a)  

Một hệ thống sử dụng 2 mức cache với các thông số như sau: CPI lý tường là 1, tần số đồng hồ CPU là 4GHz, tỉ lệ miss của cache mức 1 là 2%, thời gian truy cập RAM là 100ns, thời gian truy cập cache mức 2 là 5ns, tỉ lệ miss toàn cục (trên cả 2 mức cache) là 0.5% và chi phí xử lý sẽ tốn 500 chu kỳ đồng hồ. Khi có 2 mức cache thì tốc độ tăng bao nhiêu lần so với trường hợp chỉ có cache mức 1 (làm tròn đến 2 số thập phân, ví dụ 3.05)?

(a)  

Cho đoạn mã MIPS như sau, giải pháp tối ưu liên quan đến khắc phục trở ngại phụ thuộc cấu trúc điều khiển là đưa 2 lệnh 3 và 4 lên trước lệnh số 2 khi tiến hành cơ chế pipeline, và giả sử t2 = t3. Tính tổng số chu kỳ cần để thực hiện biết rằng hệ thống hỗ trợ cơ chế forwarding dữ liệu.

1.beq $t2, $t3, L1

2.add $t1, $t3,$t2

3.L1: lw $t5, 4($t3)

4.add $t1, $t4, $t2

5.add $t3, $t3, $t1

(a)  

Một cache ánh xạ trực tiếp có dung lượng 1MB, kích thước của slot là 16 byte, thanh ghi địa chỉ kích thước là 32 bit. Cho tham chiếu 22456, xác định giá trị của tag:index:offset (ví dụ 000000001000:0100110001001000:1010) của tham chiếu này?

(a)  

Cho đoạn mã MIPS như sau, tính tổng số chu kỳ cần để thực hiện khi không sử dụng cơ chế pipeline, và giả sử t2 = t3.

1.beq $t2, $t3, L1

2.add $t1, $t3,$t2

3.L1: lw $t4, 4($t3)

4.add $t1, $t4, $t2

5.add $t3, $t3, $t2

(a)