Font size
WorksheetsPage 1
Total questions: 29
Worksheet time: 15mins
Trong thiết kế VLSI, “phân chia thiết kế” (design partitioning) được sử dụng chủ yếu để:
giảm số lượng transistor trong chip
Giảm kích thước của mạch tích hợp
quản lý độ phức tạp của hệ thống lớn
tăng tốc độ xử lý dữ liệu
Cấp độ nào trong thiết kế VLSI mô tả chức năng tổng thể của hệ thống?
thiết kế vật lý (Physical design)
thiết kế kiến trúc (Architecture design)
thiết kế logic (Logic design)
Thiết kế mạch (Circuit design)
Trong thiết kế VLSI, “hierarchy” (phân cấp) giúp:
xác định vị trí các khối logic trên chip
Giảm số lượng dây kết nối trong layout
tăng mật độ transistor
quản lý thiết kế phức tạp bằng cách chia đôi thành phần các mức trừu tượng
Chọn cấp độ thiết kế phù hợp với mô tả sau: bố trí layout xác định vị trí phần tử trên chip.
thiết kế vật lý
thiết kế kiến trúc
thiết kế logic
thiết kế mạch
Chọn cấp độ thiết kế phù hợp với mô tả sau: mô tả các transistor thực hiện mạch logic.
thiết kế vật lý
thiết kế kiến trúc
thiết kế logic
thiết kế mạch
Chọn cấp độ thiết kế phù hợp với mô tả sau: mô tả cách xây dựng của các khối chức năng bằng cổng logic.
thiết kế vật lý
thiết kế kiến trúc
thiết kế logic
thiết kế mạch
Chọn hai yếu tố sau giúp quản lý độ phức tạp trong thiết kế VLSI:
Môđun hóa (Modularity)
tăng số lượng transistor
giảm số lượng lớp trừu tượng
Phân cấp (Hierarchy)
Trong thiết kế vi mạch, hai mục tiêu chính của việc phân chia thiết kế (design partitioning) là:
giảm chiều dài dây dẫn
dễ dàng kiểm thử và tái sử dụng các khối
quản lý độ phức tạp của hệ thống
Giảm điện áp hoạt động
Thiết kế logic trong mạch chủ yếu tập trung vào
Mô tả chức năng của mạch bằng cổng logic
Bố trí các dây nối trong chip
Quá trình khuếch tán trong chế tạo
Cấu trúc vật lý của transistor
Thiết kế mạch điện (circuit design) xác định:
Quy trình đóng gói chip
Vị trí transistor trên chip
Sơ đồ kết nối chi tiết của transistor, điện trở, tụ điện
Mô tả hành vi hệ thống ở mức khối
Trong thiết kế vi mạch tham số quan trọng nhất quyết định tốc độ của hoạt động của CMOS là
Kích thước tụ điện
Thời gian trễ lan truyền (propagation)
Điện áp nguồn
Dòng rò rỉ
Trong thiết kế vi mạch, công cụ SPICE được sử dụng chủ yếu trong giai đoạn nào
Thiết kế vật lý
Thiết kế mạch điện
Đóng gói chip
Thiết kế logic
Ghép giai đoạn thiết kế với kết quả đầu ra tương ứng: Physical Design tương ứng với lựa chọn nào?
Layout hoàn chỉnh
File netlist
Sơ đồ transistor và linh kiện
Ghép giai đoạn thiết kế với kết quả đầu ra tương ứng: Logic Design tương ứng với lựa chọn nào?
Layout hoàn chỉnh
File netlist
Sơ đồ transistor và linh kiện
Ghép giai đoạn thiết kế với kết quả đầu ra tương ứng: Circuit Design tương ứng với lựa chọn nào?
Layout hoàn chỉnh
File netlist
Sơ đồ transistor và linh kiện
Các phát biểu dưới đây là đúng hay sai: Thiết kế vật lý được thực hiện trước khi thiết kế logic
Đúng
Sai
Các phát biểu dưới đây là đúng hay sai: Kết quả của các bước thiết kế vật lý là file GDSII dùng để chế tạo chip
Đúng
Sai
Thiết kế logic chỉ liên quan đến phần cứng, không thể mô tả bằng phần mềm
Đúng
Sai
Hai công cụ phổ biến cho thiết kế vật lý là
AutoCAD
MATLAB
Synopsys IC Compiler
Cadence Innovus
Ghép công cụ thiết kế với mục đích sử dụng: Verilog được dùng để
Mô tả chức năng hoạt động của logic
Thiết kế và kiểm tra vật lý
Mô phỏng mạch điện tương tự
Ghép công cụ thiết kế với mục đích sử dụng: Cadence được dùng để
Mô tả chức năng hoạt động của logic
Thiết kế và kiểm tra vật lý
Mô phỏng mạch điện tương tự
Ghép công cụ thiết kế với mục đích sử dụng: SPICE được dùng để
Mô tả chức năng hoạt động của logic
Thiết kế và kiểm tra vật lý
Mô phỏng mạch điện tương tự
Ghép các giai đoạn thiết kế vật lý với chức năng tương ứng: DRC dùng để
Kiểm tra quy tắc thiết kế
Nối dây giữa các cell
Đặt vị trí cell logic
Ghép các giai đoạn thiết kế vật lý với chức năng tương ứng: Routing dùng để
Kiểm tra quy tắc thiết kế
Nối dây giữa các cell
Đặt vị trí cell logic
Ghép các giai đoạn thiết kế vật lý với chức năng tương ứng: Placement dùng để
Kiểm tra quy tắc thiết kế
Nối dây giữa các cell
Đặt vị trí cell logic
Kết quả đầu ra của giai đoạn thiết kế logic thường là
File mask
File GDSII
File netlist
File layout
Mối quan hệ giữa thiết kế logic và thiết kế vật lý là
Logic chỉ dùng để kiểm thử vật lý
Vật lý được thiết kế trước để làm mẫu cho logic
Cả hai đều thực hiện song song
Logic xác định chức năng, vật lý thực hiện bố trí thực tế của mạch
Các phát biểu dưới đây đúng hay sai: Thiết kế mạch điện giúp chuyển mô tả logic sang dạng transistor để có thể chế tạo được
Đúng
Sai
Thiết kế vật lý không ảnh hưởng đến hiệu suất và tiêu thụ công suất của chip.
Đúng
Sai
