Lección 4 - Coherencia de caché en multiprocesadores

Problema de coherencia:

• Mismo instante de tiempo tienen misma variable con valores distintos

• Diferentes instante de tiempo tienen misma variable con valores distintos

La memoria se encuentra siempre actualizada

• Write-through

• Write-back

• Write-front

• Rollback

En su implementación utiliza bit de validez

• Write-through

• Write-back

• Write-front

• Rollback

¿Qué genera incoherencia en caché?

• Sólo escritura

• Sólo lectura

• Lectura y escritura

En invalidación por escritura la información no se actualiza inmediatamente

• Verdadero

• Falso

Ventaja de actualización por escritura

• Reduce desaciertos en caché

• Mayor uso del bus

• Menor uso del bus

• Menor latencia en escrituras

Un bloque sucio (dirty) es...

• un bloque en caché que difiere al más actual.

• un bloque en caché que es igual al más actual.

• un bloque en caché que difiere con memoria, pero es más actual.

• un bloque en caché que es igual a con memoria.

Escrituras sobre bloques exclusivos no se envían al bus

• Verdadero

• Falso

En el esquema MESI, ante un miss, quién provee el dato al procesador?

• La memoria

• Procesador en estado E

• Procesador en estado M

• Procesador en estado S

• Procesador en estado I

¿Una pizza debería llevar piña?

• Sí

• No