NEW
Font size
WorksheetsKts123
Total questions: 40
Worksheet time: 20mins
Người thiết kế các hệ thống số cần có kiến thức
về hệ số nhị phân bởi vì:
Dễ dàng để học về hệ nhị phân
Dễ dàng để học về mã nhị phân
Dễ dàng để học về Đại số Boolean
Các thiết bị hệ thống số được vận hành bằng các phương pháp
nhị phân
Thông thường, một bộ hợp kênh gồm
một số lối vào dữ liệu, một lối ra dữ liệu, và các lối vào lựa chọn
một lối vào dữ liệu, một số lối ra dữ liệu, và các lối vào lựa chọn
một lối vào dữ liệu, một lối ra dữ liệu, và một lối vào lựa chọn
một lối vào dữ liệu, một lối ra dữ liệu, và các lối vào lựa chọn
Để thiết kế một mạch đếm n bit thì cần ít nhất
bao nhiêu flip-flop
n+1
n-1
n
2n
Một bộ cộng đầy đủ có thể được tạo ra từ
Một bộ cộng bán phần và một cổng OR
Hai bộ cộng bán phần
Một bộ cộng bán phần và hai cổng OR
Hai bộ cộng bán phần và một cổng OR
Số tổ hợp cần thiết của bảng chân lý cho một
mạch logic 5 ngõ vào là
5
15
16
32
Theo đại số logic, A+A' bằng
A
A'
0
1
Một mạch chốt S-R các ngõ vào tích cực mức cao
được tạo thành bởi
Hai cổng AND
Hai cổng NAND
Hai cổng NOR
Hai cổng OR
Tác dụng của ngõ vào xung nhịp clock trong một
flip-flop là
luôn thay đổi trạng thái ngõ ra
thiết lập hoạt động
xóa hoạt động
xác định thời điểm thay đổi trạng thái lối ra kết hợp với các lối
vào điều khiển
Cổng logic tạo ra một mức thấp ở đầu ra khi một
hoặc cả hai đầu vào ở mức cao được gọi là cổng
AND
OR
NOR
NAND
Một flip-flop JK với các ngõ vào J = K = 1, và ngõ
vào clock là một sóng vuông 10 kHz. Ngõ ra Q sẽ là:
một sóng vuông 10 kHz
duy trì mức cao
duy trì mức thấp
một sóng vuông 5 kHz
Mã nào sau đây không có trong mã BCD8421
1000
1001
1111
0100
Một mạch ghép kênh 15 ngõ vào dữ liệu thì cần
tối thiểu bao nhiêu ngõ vào chọn kênh?
5
15
3
4
Để hiệu chỉnh kết quả chưa đúng của phép cộng
hai số trong hệ mã BCD 8421 ta cần cộng thêm giá trị
bao nhiêu trong hệ thập phân
9
6
7
8
Tại thời điểm kích thích của xung clock, trạng
thái ngõ ra không đảo của flip-flop D giữ nguyên mức
thấp hoặc mức cao khi
D chuyển từ 1 về 0
D đảo trạng thái
D chuyển từ 0 lên 1
D giữ nguyên trạng thái
Mã nào sau đây không có trong mã BCD5421:
1100
1011
1001
Với ngõ vào clock của một mạch ghi dịch đồng
bộ là xung tần số 100 kHz, thì 8 bit dữ liệu được ghi nối
tiếp vào mạch ghi dịch trong bao lâu
80 ms
10 us
10 ms
80 us
Một mạch đếm 2-bit có chu trình 00, 01, 11, 10,
00… và xung sóng ngõ vào clock của tất cả các flip-flop
cùng tần số được gọi là
Mạch đếm đồng bộ
Mạch đếm giảm
Mạch đếm tăng
Mạch đếm không đồng bộ
Một cổng AND có thể được tạo ra bởi ít nhất mấy
cổng NOR:
2
1
4
3
Điều kiện để một cổng NOR n-ngõ vào có ngõ ra
ở mức logic 1 là
Ít nhất một ngõ vào bằng 1
Tất cả các ngõ vào bằng 1
Tất cả các ngõ vào bằng 0
Ít nhất một ngõ vào bằng 0
Điều kiện để một cổng NAND n-ngõ vào có ngõ
ra ở mức logic 0 là
Ít nhất một ngõ vào bằng 0
Tất cả các ngõ vào bằng 1
Tất cả các ngõ vào bằng 0
Ít nhất một ngõ vào bằng 1
Mã nào sau đây không có trong mã BCD4221:
0101
1111
0000
1110
Số Gray 110110100 tương ứng với số BCD8421
nào sau đây?
0010 1101 0101
0010 1001 0101
0011 1001 0101
0010 1011 1101
Chuỗi 3 số tiếp theo sau 0101 trong chuỗi mã
Gray ở dạng nhị phân 4 bít là
1100, 0100, 1101
0100, 1100, 1101
0100, 1101, 1100
1101, 0100, 1100
Rút gọn biểu thức logic sau đây: (A+B'+A'.B).C
A
B
1
C
Đơn giản biểu thức logic: x =
A'.B.C+A'.B.C'+A'.B'
X=A'
X=A'.B+A'.B'
X=A'.B.C+B'
X=A'.B
Câu 49: Mạch tổ hợp có 3 ngõ vào là A, B, C và 1 ngõ ra
là Y. Ngõ ra bằng 1 nếu giá trị thập phân tương đương
của ngõ vào nhỏ hơn 3 (với A là MSB, C là LSB), ngõ ra
bằng 0 trong các trường hợp còn lại. Biểu thức đại số
logic của hàm ra là:
A.(B'+C)
A'.(B'+C)
A.(B+C')
A'.(B'+C')
Một mạch logic tổ hợp bất kỳ có thể được thiết
kế chỉ sử dụng cổng nào sau đây
AND
OR
NOT
NAND
Đặc điểm của mạch logic tổ hợp
Tín hiệu đầu ra ở thời điểm đang xét chỉ phụ thuộc vào tổ hợp
các giá trị tín hiệu đầu vào; được cấu trúc nên từ các cổng logic
Tín hiệu đầu ra ở thời điểm đang xét không phụ thuộc vào tổ
hợp các giá trị tín hiệu đầu vào; được cấu trúc nên từ các cổng
logic.
Tín hiệu đầu ra ở thời điểm đang xét chỉ phụ thuộc vào tổ hợp
các giá trị tín hiệu đầu vào; chỉ được cấu trúc nên từ các cổng
logic: AND, OR, NOT
Tín hiệu đầu ra ở thời điểm đang xét chỉ phụ thuộc vào tổ hợp
các giá trị tín hiệu đầu vào; chỉ được cấu trúc nên từ các cổng
logic: AND, NAND, OR, NOR, NOT
Theo đại số logic, A'.B' bằng
(A+B)'
(A.B)'
A'+B'
A+B
Tổ hợp nào dưới đây sẽ tạo ra mức cao tại đầu ra
của một cổng AND 2 lối vào
Cả hai ngõ vào ở mức thấp
Có ít nhất một ngõ vào ở mức thấp
Cả hai ngõ vào ở mức cao
Một trong hai ngõ vào ở mức cao, ngõ còn lại ở mức thấp
Một bộ đếm nhị phân 5 bit nối tiếp thì tần số tại
ngõ ra của bit có trọng số lớn nhất so với tần số xung nhip
nhỏ hơn 10 lần
nhỏ hơn 32 lần
nhỏ hơn 5 lần
nhỏ hơn 16 lần
Mạch logic tuần tự là mạch:
Tín hiệu ngõ ra chỉ phụ thuộc vào trạng thái trong của mạch tại
thời điểm đang xét
Tín hiệu ngõ ra vừa phụ thuộc vào các tín hiệu ngõ vào vừa phụ
thuộc vào trạng thái trong của mạch tại thời điểm đang xét
Tín hiệu ngõ ra không phụ thuộc vào các tín hiệu ngõ vào mà
cũng không phụ thuộc vào trạng thái trong của mạch tại thời
điểm đang xét
Tín hiệu ngõ ra chỉ phụ thuộc vào các tín hiệu ngõ vào của
mạch tại thời điểm đang xét
Theo đại số logic, (A+A'.B) bằng:
A.B
A+B
A
B
Một bộ cộng bán phần có bao nhiêu đầu vào và đầu ra
Ba đầu vào, hai đầu ra
Ba đầu vào, ba đầu ra
Hai đầu vào, ba đầu ra
Hai đầu vào, hai đầu ra
Hệ tổ hợp có 2n ngõ vào và n ngõ ra là
Bộ hợp kênh
Bộ mã hóa
Bộ giải mã
Bộ cộng trừ nhị phân
Trong một sóng xung số mà chu kỳ bằng hai lần
độ rộng xung thì chu kỳ nhiệm vụ là
200%
20%
100%
50%
Một mạch chốt S-R các ngõ vào tích cực mức cao
đang có trạng thái 1 trên ngõ vào S và 0 trên ngõ vào R,
tiếp theo ngõ vào S chuyển về 0 thì ngõ ra Q của mạch
chốt sẽ chuyển về mức nào
Cao
Vô Cùng
Không xác định
Thấp
Biểu thức nào sau đây không đúng
A.A'=0
A+A'=0
A+1=1
A.A=
Biểu diễn hàm logic sau dưới dạng chính tắc 2: f
(A, B, C) = A + B’C
f = (A + B + C).(A + B’ + C).(A + B’ + C’)
f = (A' + B + C).(A + B’ + C).(A + B’ + C’)
f = (A + B + C).(A + B’ + C).(A' + B’ + C’)
f = (A + B + C).(A + B + C').(A + B’ + C’)
Rút gọn biểu thức logic sau đây:
(A.B.C.D)'+B.C'.D+(A.C)'+A
1
C'
A
C
