Worksheetsfpga 1-61
Total questions: 62
Worksheet time: 31mins
Câu 1: Trong lập trình và thiết kế vi mạch FPGA, LUT viết tắt của từ tiếng Anh nào sau đây?
A. Look Up Table
B. Logic Up Table
C. Loop Up State
D. Let Up Table
Câu 2: Trong lập trình và thiết kế vi mạch, ASIC là viết tắt của từ tiếng Anh nào sau đây?
A. Application Specific Integrated Complex
B. Applied Specific Integrated Complex
C. Application Standard Integrated Circuits
D. Application Specific Integrated Circuits
Câu 3: Trong lập trình và thiết kế vi mạch, công nghệ nào có thời gian chế tạo lớn nhất, kích thước vi mạch lớn nhất và phức tạp nhất?
A. Gate Array ASIC
B. Full custom ASIC
C. Standard Cell ASIC
D. FPGA and CPLD
Câu 4: Trong các loại mảng cổng sau đây, PAL sử dụng mảng logic loại nào sau đây?
A. Mảng cổng AND cố định, mảng cổng OR lập trình được
B. Mảng cổng AND và mảng cổng OR đều cố định
C. Mảng cổng AND lập trình được, mảng cổng OR cố định
D. Mảng cổng AND và mảng cổng OR đều lập trình được
Câu 5: Trong lập trình và thiết kế vi mạch, tế bào logic của thiết bị nào sau đây có sử dụng cấu trúc PAL?
A. CPLD
B. FPGA
C. PLA
D. PROM
Câu 6: Trong lập trình và thiết kế vi mạch, phát biểu nào sau đây là đúng khi so sánh hai cấu trúc LUT và PAL ba đầu vào?
A. Cấu trúc LUT sử dụng bộ nhớ nhiều hơn so với cấu trúc PAL vì các mối nối linh hoạt
B. Cấu trúc LUT sử dụng bộ nhớ rất ít so với cấu trúc PAL vì các mối nối cố định
C. Cấu trúc LUT sử dụng bộ nhớ bằng so với cấu trúc PAL vì có cùng số mối nối
D. Không đáp án nào đúng
Câu 7: Khối vào/ra (I/O blocks) của FPGA sử dụng loại nào trong số các đáp án sau đây để điều khiển các chân vào ra (I/O port)?
A. D-flip-flop
B. Bộ đệm ba trạng thái (Tri-state buffers)
C. Các bộ chốt SR
D. Master-Slave flip-flop
Câu 8: Trong số các công nghệ sau đây, công nghệ nào có mối đặc điểm liên quan với FPGA nhất?
A. EPROM
B. EEPROM
C. RAM
D. PLD
Câu 9: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, dữ liệu có kiểu signed và unsigned thuộc gói nào?
A. numeric_std
B. std_logic
C. std_logic_vector
D. std_arithm
Câu 10: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, lệnh "S <= std_logic_vector(U)" thực hiện như thế nào?
A. Chuyển đổi dữ liệu U thành kiểu std_logic_vector rồi gán cho S
B. Định nghĩa biến U có kiểu std_logic_vector và sau đó gán cho S
C. Định nghĩa biến S có kiểu std_logic_vector và sau đó gán cho U
D. Gán U cho S
Câu 11: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, dữ liệu có kiểu Boolean chứa các giá trị nào sau đây?
A. 0, 1
B. 0, 1, H, L, Z,-
C. 0, 1, H, L, W, Z,-
D. True, False
A. Tín hiệu X có chu kỳ xung là T = 80ns
B. Tín hiệu X có chu kỳ xung là T = 60ns
C. Tín hiệu X có chu kỳ xung là T = 30ns
D. Tín hiệu X có chu kỳ xung là T = 200ns
A. Tín hiệu X có chu kỳ xung là T = 60ns
B. Tín hiệu X có chu kỳ xung là T = 120ns
C. Tín hiệu X có chu kỳ xung là T = 200ns
D. Tín hiệu X có chu kỳ xung là T = 80ns
Câu 14: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, toán tử nào dùng để nối hai vector với nhau?
A. &
B. <=
C. :=
D. *
Câu 15: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, trạng thái dữ liệu '-' của dữ liệu std_logic có nghĩa là gì?
A. Không cần quan tâm (Don't care)
B. Trở kháng cao
C. Chưa khởi tạo
D. Yếu chưa xác định
Câu 16: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, toán tử nào thực hiện nhân logic hai biến với nhau?
A. *
B. &
C. and
D. &&
Câu 17: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, phát biểu nào về lệnh sau là đúng? S <= std_logic_vector(to_unsigned(5,4));
A. Chuyển hằng số 5 thành kiểu unsigned rồi sang kiểu std_logic_vector, sau đó gán cho biến S
B. Chuyển hằng số 5 thành kiểu std_logic_vector rồi sang kiểu unsigned, sau đó gán cho biến S
C. Chuyển hằng số 4 thành kiểu unsigned rồi sang kiểu std_logic_vector, sau đó gán cho biến S
D. Chuyển hằng số 4 thành kiểu std_logic_vector rồi sang kiểu unsigned, sau đó gán cho biến S
Câu 18: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, toán tử quan hệ trả về kết quả kiểu gì?
A. Bit
B. Std_logic
C. Boolean
D. Integer
Câu 19: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, dữ liệu kiểu Integer dùng bao nhiêu bit?
A. 32 bit
B. 16 bit
C. 8 bit
D. 64 bit
Câu 20: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, dữ liệu có kiểu signed và unsigned thuộc gói numeric_std có chức năng gì?
A. Thay thế cho dữ liệu std_logic
B. Thực hiện các phép toán với số bit tùy ý
C. Thay thế cho dữ liệu kiểu std_logic_vector
D. Thay thế cho dữ liệu kiểu bit
A. Khi đếm đủ 200 sườn xuống clk thì kết thúc chương trình và in ra dòng nội dung: "end of counter"
B. Biến C tăng khi có clk bằng mức logic 0
C. Khi đếm đủ 200 sườn xuống của clk thì kết thúc chương trình và in ra dòng nội dung: "error: end of counter"
D. Khi đếm đủ 100 sườn xuống của clk thì kết thúc chương trình và in ra dòng nội dung: "error: end of counter"
Câu 22: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, để thực hiện các hàm "+", "-", "*", "/" thì cần khai báo gói thư viện nào sau đây?
A. IEEE.std_logic_arith.all
B. IEEE.math_real.all
C. IEEE.std_logic_1164
D. IEEE.numeric_std.all
Câu 23: Phát biểu nào về đoạn chương trình VHDL sau đây là đúng?
A. Định nghĩa cổng cho thực thể với 2 cổng vào, 3 cổng ra
B. Định nghĩa thực thể với ba cổng vào và hai cổng ra
C. Định nghĩa cổng cho thực thể 5 cổng vào, 5 cổng ra
D. Định nghĩa hàm cho vi mạch có tên enIC
A. Dòng 5 sai và cần sửa thành "architecture ArIC of enIC is"
B. Dòng 5 sai và cần sửa thành "architecture ArIC is enIC of"
C. Dòng 8 sai và cần sửa thành "end enIC;"
D. Dòng 1 sai và cần sửa thành "ENTITY enIC OF"
Câu 25: Trong lập trình cho FPGA, lệnh VHDL nào sau đây đúng?
A. signal x: std_logic_vector(3 downto 0) <= "0011";
B. variable x : std_logic_vector(3 downto 0) := "0011";
C. constant x : std_logic_vector(3 downto 0) <= "1111";
D. x : in std_logic_vector(3 downto 0) := "1111";
Câu 26: Trong lập trình cho FPGA, lệnh VHDL nào sau đây đúng?
A. signal x: std_logic_vector(3 downto 0) <= "0011";
B. variable x : std_logic_vector(3 downto 0) := "0011";
C. constant x : std_logic_vector(3 downto 0) := "1111";
D. x : in std_logic_vector(3 downto 0) := "1111";
Câu 27: Trong lập trình cho FPGA, dòng lệnh VHDL nào trong đoạn chương trình VHDL sau đây sai?
architecture arIC of enIC is
signal x: std_logic_vector(3 downto 0);
3. constant y: std_logic_vector(3 downto 0) <= "0011";
signal z: std_logic_vector(3 downto 0) := "0011";
FILE file_output : text open WRITE_MODE is "File.txt";
A. Khai báo FILE file_output
B. Khai báo variable y trong Process
C. Khai báo signal z trong Process
D. Khai báo signal x
Câu 29: Chọn phát biểu đúng?
VHDL
architecture arIC of enIC is
signal x: std_logic_vector(7 downto 0) := x"AB";
begin
A. x(0) = '0'
B. x(0) = '1'
C. x(7) = '0'
D. Không đáp án nào đúng
A. x = "UUUU-UUUU"
B. x = "0000-0000"
C. x = "1111-1111"
D. Không đáp án nào đúng
A. x = "UUUU-UUUU"
B. x = "0000-0000"
C. x = "1111-1111"
D. Không đáp án nào đúng
A. x(3) = '1'
B. x(3) = '0'
C. x(0) = '0'
D. x(7) = '1'
A. Khi đếm đủ 100 sườn xuống clk thì kết thúc chương trình và in ra dòng nội dung: "end of counter"
B. Biến C tăng khi có clk bằng mức logic 0
C. Khi đếm đủ 100 sườn xuống của clk thì kết thúc chương trình và in ra dòng nội dung: "warning: end of counter"
D. Khi đếm đủ 200 sườn lên của clk thì kết thúc chương trình và in ra dòng nội dung: "NOTE: end of counter"
A <= 1;
B <= 2;
Y <= A = B;
False (Vì 1 không bằng 2).
Đúng
Sai
1
2
3
4
A. Mô tả hành vi (behavioral)
B. Mô tả luồng dữ liệu (dataflow)
C. Mô tả cấu trúc (structure)
D. Mô tả thực thể (entity)
11
12
14
15
00100001
10110000
01100110
11001010
00011000
01110011
11001010
Câu 1: Hãy chọn công nghệ chế tạo vi mạch chỉ dùng một loại tế bào cơ bản?
a. Gate Array ASIC
b. Full custom ASIC
c. Standard Cell ASIC
d. FPGA and CPLD
Câu 2: Trong lập trình và thiết kế vi mạch, loại mảng cổng nào được sử dụng với SOP?
a. Mảng cổng AND cố định, mảng cổng OR lập trình được
b. Mảng cổng AND và mảng cổng OR đều cố định
c. Mảng cổng AND lập trình được, mảng cổng OR cố định
d. Mảng cổng AND và mảng cổng OR đều lập trình được
Câu 3: Trong lập trình và thiết kế vi mạch, một đường ngang và một đường dọc của cấu trúc nối dây bên trong có thể lập trình nối tùy nhờ yếu tố nào trong số các đáp án sau đây?
a. 07 Transistor chuyển mạch và 07 ô nhớ SRAM
b. 06 Transistor chuyển mạch và 06 ô nhớ SRAM
c. 05 Transistor chuyển mạch và 05 ô nhớ SRAM
d. 08 Transistor chuyển mạch và 08 ô nhớ SRAM
Câu 4: Đáp án nào sau đây là công nghệ lập trình của FPGA?
a. Tất cả các đáp án
b. SRAM
c. EPROM/EEPROM
d. Công nghệ Antifuse
Câu 5: Các khối CLBs của FPGA chứa gì trong số các đáp án sau đây?
a. Thanh ghi dịch, bộ đếm và cổng logic
b. Khối bộ nhớ, thanh ghi và các flip-flop D-CE
c. Bộ ghép kênh lập trình được, bộ tạo hàm và các flip-flop D-CE
d. Bộ ghép kênh, bộ giải mã và bộ tạo hàm
Câu 6: Hướng dọc và hướng ngang của FPGA được phân chia dựa vào cái gì trong số các đáp án sau đây?
a. Đường kẻ (line)
b. Strobe
c. Kênh (channel)
d. Discs
Câu 7: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, dữ liệu có kiểu bit có thể tổng hợp được những trạng thái nào sau đây?
a. '0', '1'
b. H, L, Z
c. 0, H, Z
d. '0', '1', 'Z', 'H', 'L', '-'
Câu 8: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, có mấy loại toán tử logic?
a. 05 toán tử logic
b. 06 toán tử logic
c. 07 toán tử logic
d. 08 toán tử logic
Câu 9: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, lệnh gán cho biến dùng toán tử nào sau đây?
a. <=
b. =
c. =>
d. :=
Câu 10: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, dữ liệu có kiểu Boolean chứa các giá trị nào sau đây?
a. True, False
b. 0, 1
c. 0, 1, H, L, Z,-
d. 0, 1, H, L, W, Z,-
Câu 11: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, tín hiệu signal là gì?
a. Biến chứa dữ liệu
b. Hằng số
c. Ô nhớ để lập trình trừu tượng
d. Dây dẫn kết nối các tín hiệu
Câu 12: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, dữ liệu có kiểu Boolean chứa các giá trị nào sau đây?
a. 0, 1
b. True, False
c. 0, 1, H, L, Z,-
d. 0, 1, H, L, W, Z,-
Câu 13: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, tín hiệu signal là gì?
a. Biến chứa dữ liệu
b. Ô nhớ để lập trình trừu tượng
c. Hằng số
d. Dây dẫn kết nối các tín hiệu
Câu 14: Trong lập trình bằng ngôn ngữ VHDL cho FPGA thì chú thích đặt sau ký hiệu nào sau đây?
a. Dấu "/"
b. Dấu "--"
c. Dấu "//"
d. Dấu ";"
Câu 15: Trong lập trình bằng ngôn ngữ VHDL cho FPGA, phát biểu nào về lệnh sau là đúng? S <= std_logic_vector(to_unsigned(5,4));
a. 5 là hằng số cần chuyển, 4 là giới hạn số bit
b. 4 là hằng số cần chuyển, 5 là giới hạn số bit
c. S là bit cần chuyển, 5 là giới hạn số bit
d. S là bit cần chuyển, 4 là giới hạn số bit
a. Khai báo cổng cho thực thể với 3 cổng vào và 2 cổng ra
b. Khai báo cổng cho thực thể với 4 cổng vào và 2 cổng ra
c. Khai báo cổng cho thực thể với 3 cổng vào, 1 cổng vào-ra và 1 cổng ra
d. Khai báo cổng cho thực thể với 4 cổng vào và 1 cổng ra
Câu 17: Trong lập trình cho FPGA, kiểu dữ liệu "FILE_OPEN_KIND" trong ngôn ngữ VHDL có giá trị nào?
a. MODE, WRITE_MODE, APPEND_MODE
b. MODE, WRITE_MODE, READ_MODE
c. DELETE, WRITE_MODE, APPEND_MODE
d. MODE, WRITE_MODE, COLLECT_MODE
Câu 18: Trong lập trình cho FPGA, cho chương trình VHDL sau đây, phát biểu nào sau đây là đúng?
a. x(0) = '1'
b. x(7) = '1'
c. x(7) = '0'
d. Không đáp án nào đúng
a. x = 'UUUU-UUUU'
b. x = '0000-0000'
c. x = '1111-1111'
d. Không đáp án nào đúng
2
3
4
5
True
False
a. Mô tả hành vi (behavioral)
b. Mô tả luồng dữ liệu (dataflow)
c. Mô tả cấu trúc (structure)
d. Mô tả thực thể (entity)
