NEW
Font size
S
M
L
XL
WorksheetsĐỀ 01
Total questions: 40
Worksheet time: 13mins
Name
Class
Date
1.
Câu 1: Thiết bị logic lập trình đơn giản SPLD là cụm từ viết tắt của?
a)
A. Simple Programmable Logic Array
b)
B. Simple Programmable Logic Device
c)
C. Simple Programmable Device Logic
d)
D. Generic Programmable Logic Device
2.
Câu 2: Các thiết bị lập trình PAL và GAL có phải là?
a)
A. Các cổng logic cơ bản AND và OR và một số các phần tử khác
b)
B. Các cổng logic cơ bản AND và một số các phần tử khác
c)
C. Các cổng logic cơ bản OR và một số các phần tử khác
d)
D. Các cổng logic cơ bản NAND và OR và một số các phần tử khác
3.
Câu 3: Các biến đầu vào của PAL và GAL thường phải có mạch gì?
a)
A. Mạch đệm để ngăn chặn dòng quá tải khi có quá nhiều cổng AND nói tới đầu vào
b)
B. Mạch đảo để đổi tín hiệu có quá nhiều cổng AND nối tới đầu vào
c)
C. Mạch giao động để đưa tín hiệu tới đầu vào
d)
D. Mạch đệm để ngăn chặn một số các tín hiệu không cần thiết
4.
Câu 4: Cổng OR kết hợp với hàm logic đầu ra được gọi là gì?
a)
A. Programmable
b)
B. Mạch đảo cổng AND
c)
C. Macrocell
d)
D. Device Logic
5.
Câu 5: Sự khác nhau cơ bản giữa PAL và GAL là gì?
a)
A. GAL lập trình một lần PAL lập trình nhiều lần
b)
B. GAL không lập trình được PAL lập trình nhiều lần
c)
C. PAL không lập trình được GAL lập trình nhiều lần
d)
D. PAL lập trình một lần GAL lập trình nhiều lần
6.
Câu 6: Thành phần cơ bản trong FPGA là các khối có thể định cấu hình logic CLB có phải là cụm từ viết tắt của?
a)
A. Configurable Block Logic
b)
B. Configurable Logic Block
c)
C. Configurable Logic Block Tables
d)
D. Configurable Look Block
7.
Câu 7: Thiết bị logic lập trình đơn giản CPLD là cụm từ viết tắt của?
a)
A. Simple Programmable Logic Array
b)
B. Complex Programmable Logic Device
c)
C. Simple Programmable Device Logic
d)
D. Generic Programmable Logic Device
8.
Câu 8: Phương pháp tổng của các tích SOP là cụm từ viết tắt của?
a)
A. Programmable Logic Array
b)
B. Sum Of Product
c)
C. Simple Programmable Logic
d)
D. Generic Programmable Logic
9.
Câu 9: Một số nhà chế tạo như Xilinx dùng thuật ngữ AIM có phải là cụm từ viết tắt của?
a)
A. Logic Array Block
b)
B. Block Interconnect Array
c)
C. Programmable Interconnect Array
d)
D. Advance Interconnect Matrix
10.
Câu 10: Cách xây dựng một hàm logic của CPLD MAX II là?
a)
A. Sử dụng các bảng tra LUT (Look Up Tables) thay cho ma trận AND/OR
b)
B. Không sử dụng các bảng tra LUT
c)
C. Sử dụng ma trận AND/OR
d)
D. Không sử dụng ma trận AND/OR
11.
Câu 11: Một LUT về cơ bản là gì?
a)
A. Là loại bộ nhớ có thể lập trình để tạo ra các hàm SOP
b)
B. Là loại bộ nhớ không thể lập trình
c)
C. Là loại vi mạch
d)
D. Là loại cổng vào ra
12.
Câu 12: Tại sao PAL lập trình một lần, còn GAL lập trình được nhiều lần?
a)
A. GAL dùng công nghệ cầu chì
b)
B. GAL không dùng công nghệ xử lý cho phép lập trình lại giống như EEPROM
c)
C. PAL dùng công nghệ xử lý cho phép lập trình lại giống như EEPROM
d)
D. GAL dùng công nghệ xử lý cho phép lập trình lại giống như EEPROM thay cho cầu chì
13.
Câu 13: Trong các phát biểu sau, phát biểu nào là đúng?
a)
A. PAL16V8 có 16 ngõ vào, 8 ngõ ra
b)
B. PAL16V8 có 22 ngõ vào, 10 ngõ ra
c)
C. PAL16V8 có 22 ngõ vào, 8 ngõ ra
d)
D. PAL16V8 có 16 ngõ vào, 10 ngõ ra
14.
Câu 14: Trong các phát biểu sau, phát biểu nào là đúng?
a)
A. PAL22V10 có 16 ngõ vào, 8 ngõ ra
b)
B. PAL22V10 có 22 ngõ vào, 10 ngõ ra
c)
C. PAL22V10 có 22 ngõ vào, 8 ngõ ra
d)
D. PAL22V10 có 16 ngõ vào, 10 ngõ ra
15.
Câu 15: Trong các phát biểu sau, phát biểu nào là đúng nhất?
a)
A. Nhà sản xuất Lattice là công ty sản xuất SPLD
b)
B. Nhà sản xuất Atmel và Cypress là công ty sản xuất SPLD
c)
C. Nhà sản xuất Actel là công ty sản xuất SPLD
d)
D. Nhà sản xuất Lattice, Actel, Atmel và Cypress là các công ty sản xuất SPLD
16.
Câu 16: Trong các phát biểu sau, phát biểu nào là đúng?
a)
A. PAL có mảng cổng AND lập trình và theo sau là mảng cổng OR lập trình
b)
B. PAL có mảng cổng AND lập trình và theo sau là mảng cổng OR cố định
c)
C. PLA có mảng cổng AND lập trình và theo sau là mảng cổng OR cố định
d)
D. PLA có mảng cổng AND lập trình và theo sau là mảng cổng AND cố định
17.
Câu 17: Phần mềm Quartus II mô phỏng quá trình thiết kế mạch bằng VHDL có chức năng gì?
a)
A. Tạo ra các file chương trình
b)
B. Làm việc với một file duy nhất
c)
C. Khả năng lập trình nhận diện linh kiện
d)
D. Không cho phép tùy biến để đạt được thiết kế tối ưu
18.
Câu 18: Để thực hiện biên dịch mã VHDL của FPGA như thế nào?
a)
A. Bấm chuột chọn menu Processing > Start Complication
b)
B. Bấm chuột chọn menu Processing > Complication
c)
C. Bấm chuột chọn menu Assignments > Settings
d)
D. Bấm chuột chọn menu Processing > Start
19.
Câu 19: Thư viện các hệ logic đa mức thường được sử dụng trong thiết kế là?
a)
A. Use ieee.std_logic_1164 .all
b)
B. Use ieee.std_logic
c)
C. Use std_logic_arith
d)
D. Use ieee.std_logic_arith
20.
Câu 20: Phép gán dùng gán dữ liệu kiểu tín hiệu sử dụng trong VHDL là?
a)
A. <= Dùng gán giá trị cho SIGNAL
b)
B. := Dùng gán giá trị cho VARIABLE, CONSTANT,GENERIC
c)
C. => Dùng gán giá trị cho thành phần các vector và các loại giá trị khác
d)
D. <= > Dùng gán giá trị cho SIGNAL
21.
Câu 21: Toán tử dịch phải một bít sử dụng trong VHDL là?
a)
A. left operand
b)
B. shift operation
c)
C. right operand
d)
D. right open
22.
Câu 22: Mạch dãy là mạch mà?
a)
A. Đầu ra của mạch phụ thuộc thời điểm hiện tại
b)
B. Đầu ra của mạch không phụ thuộc vào đầu
c)
C. Đầu ra của mạch còn phụ thuộc vào cả đầu vào trong quá khứ của mạch
d)
D. Đầu ra của mạch phụ thuộc đầu vào của hệ tại thời điểm hiện tại
23.
Câu 23: Khái báo khối lệnh Guarded Block cho phép đặt một khối lệnh block đặc biệt có điều kiện là?
a)
A. label: BLOCK
b)
B. label: BLOCK ( expression)
c)
C. label: BLOCK (guard expression)
d)
D. BLOCK (guard expression)
24.
Câu 24: Khái báo khối lệnh tạm dừng tất cả các trạng thái chưa sử dụng là?
a)
A. WHEN OTHERS
b)
B. WHEN OTHERS => null
c)
C. WHEN => null
d)
D. WHEN => OTHERS null
25.
Câu 25: Mạch mã hóa 4-2 khai báo tín hiệu đầu vào I dạng vector 4 bít với bít MSB bên trái nhất là?
a)
A. I: in STD_LOGIC_VECTOR (3 DOWNTO 0)
b)
B. I: out STD_LOGIC_VECTOR (3 DOWNTO 0)
c)
C. I: in LOGIC_VECTOR (3 DOWNTO 0)
d)
D. I: in STD_VECTOR (3 DOWNTO 0)
26.
Câu 26: Đâu là khai báo đúng cho các chân vào/ra (các PORT) của mạch điện sau đây, khai báo nào là đúng?
a)
A. Port ( I : in LOGIC_VECTOR (1 downto 0); Q : out STD_LOGIC_VECTOR (3 downto 0) );
b)
B. Port ( I : in STD_LOGIC_VECTOR (1 downto 0); Q : out STD_LOGIC_VECTOR (3 downto 0) );
c)
C. Port ( I : in STD_LOGIC_VECTOR (1 downto 0); Q : out LOGIC_VECTOR (3 downto 0) );
d)
D. Port ( I : STD_LOGIC_VECTOR (1 downto 0); Q : STD_LOGIC_VECTOR (3 downto 0));
27.
Câu 27: Trong các câu lệnh khai báo sau đây, khai báo nào là đúng?
a)
A. Port ( I : in STD_VECTOR (1 downto 0); Q : out STD_LOGIC_VECTOR (3 downto 0) );
b)
B. Port ( I : in STD_LOGIC_VECTOR (1 downto 0); Q : out STD_LOGIC_VECTOR (3 downto 0) );
c)
C. Port ( I : in STD_LOGIC_VECTOR (1 downto 0); Q : out STD _VECTOR (3 downto 0) );
d)
D. Port ( I : STD_LOGIC_VECTOR (1 downto 0); Q : STD_LOGIC_VECTOR (3 downto 0));
28.
Câu 28: Mạch giải đa hợp I tín hiệu đầu vào, Y đầu ra là dạng vector 4 bít, đầu vào I = Y(0) tương ứng đầu lựa chọn S là?
a)
A. WHEN "00" => Y(0) <= I;
b)
B. WHEN "01" => Y(0) <= I;
c)
C. WHEN "10" => Y(0) <= I;
d)
D. WHEN "11" => Y(0) <= I;
29.
Câu 29: Với Q là: Q : out STD_LOGIC_VECTOR (7 downto 0) Phép gán nào là đúng?
a)
A. Q <= “01110001”;
b)
B. Q := “010001”;
c)
C. Q <= “0100001”;
d)
D. Q := “01010001”;
30.
Câu 30: Phép gán nào là sai, khi ta khai báo chân ra Q như sau: Q : out STD_LOGIC_VECTOR (1 downto 0)
a)
A. Q <= “011”;
b)
B. Q <= “00”;
c)
C. Q <= “01”;
d)
D. Q <= “10”;
31.
Câu 31: Với Q như sau: Q : out STD_LOGIC_VECTOR (3 downto 0) Phép gán nào là sai?
a)
A. Q := “0001”;
b)
B. Q <= “0010”;
c)
C. Q <= “0100”;
d)
D. Q <= “1000”;
32.
Câu 32: Lệnh chuyển đổi conv_std_logic_vector(I, 4) có tác dụng?
a)
A. Chuyển đổi I thành vector 4 bít
b)
B. Chuyển đổi I thành vector 3 bít
c)
C. Chuyển đổi I thành vector 2 bít
d)
D. Chuyển đổi I thành vector 1 bít
33.
Câu 33: Lệnh conv_std_logic_vector(I,b) thực hiện?
a)
A. Chuyển đổi I thành vector b bít
b)
B. Chuyển đổi I thành số nguyên
c)
C. Chuyển đổi I thành số thực
d)
D. Chuyển đổi I thành bit
34.
Câu 34: Trong các lệnh chuyển đổi sau, lệnh nào viết đúng?
a)
A. conv_std_logic_vector(I, 4);
b)
B. conv_std_logic_vector(I, -4);
c)
C. conv_std_logic_vector( , 4);
d)
D. conv_std_logic_vector(I, );
35.
Câu 35: Câu câu lệnh IF sau đây viết đúng?
a)
A. IF (clk = EVENT AND clk='0') THEN temp := temp - 1; END IF;
b)
B. IF (clk <= EVENT AND clk='0') THEN temp := temp - 1; END IF;
c)
C. IF (clk:= EVENT AND clk='0') THEN temp := temp + 1; END IF;
d)
D. IF (clk'EVENT AND clk='0') THEN temp := temp - 1; END IF;
36.
Câu 36: Tìm câu lệnh IF viết đúng?
a)
A. IF (clk'EVENT; clk=”001”) THEN temp := temp + 2; END IF;
b)
B. IF (clk'EVENT => clk=”010”) THEN temp := temp + 2; END IF;
c)
C. IF (clk'EVENT := clk=”100”) THEN temp := temp + 2; END IF;
d)
D. IF (clk'EVENT AND clk='1') THEN temp := temp + 2; END IF;
37.
Câu 37: Đâu là câu lệnh IF viết đúng?
a)
A. IF (clk'EVENT AND WAIT) THEN temp := temp - 2; END IF;
b)
B. IF (clk'EVENT AND IF) THEN temp := temp - 2; END IF;
c)
C. IF (clk'EVENT AND CASE) THEN temp := temp - 2; END IF;
d)
D. IF (clk'EVENT AND clk='1') THEN temp := temp - 2; END IF;
38.
Câu 38: Trong các câu lệnh IF sau đây, câu lệnh nào viết sai?
a)
A. IF (clk'EVENT AND WAIT) THEN temp := temp + 1; END IF;
b)
B. IF (clk='1') THEN temp := temp + 1; END IF;
c)
C. IF (clk'EVENT AND clk='0') THEN temp := temp + 1; END IF;
d)
D. IF (clk'EVENT AND clk='1') THEN temp := temp + 1; END IF;
39.
Câu 39: Ta rút ra được gì, sau khi các câu lệnh sau đây thực hiện? IF NUT = ‘1’ THEN Den1 <= '1'; Den2 <= '1'; END IF; -- 2 Den sang IF NUT = ‘0’ THEN Den1 <= '0'; Den2 <= '0'; END IF; -- 2 Den tat
a)
A.Khi NUT là ‘0’ thì 2 Đèn tắt
b)
B: Khi NUT là ‘1’ thì 2 Đèn tắt
c)
C: Đèn 1 sáng và Đèn 2 tắt với mọi giá trị của NUT
d)
D: Đèn 2 sáng và Đèn 1 tắt với mọi giá trị của NUT
40.
Câu 40: Tìm nhận xét đúng, từ câu lệnh IF sau đây? IF (clk'EVENT AND clk='1') THEN temp1 := temp1 + 1; temp2 := temp2 + 2; END IF;
a)
A: Biến temp1 tăng 1 và temp2 tăng 2 khi chân clk thay đổi trạng thái từ ‘0’ lên ‘1’
b)
B: Biến temp1 tăng 2 và temp2 tăng 1 khi chân clk thay đổi trạng thái từ ‘0’ lên ‘1’
c)
C: Biến temp1 tăng 1 và temp2 tăng 2 khi chân clk thay đổi trạng thái từ ‘1’ về ‘0’
d)
D: Biến temp1 tăng 2 và temp2 tăng 1 khi chân clk thay đổi trạng thái từ ‘1’ về ‘0’
Reset
