wayground logo

Free Printable Worksheets

NEW

Font size

S
M
L
XL
Worksheets

Câu hỏi về thiết kế mạch và layout

Total questions: 78

Worksheet time: 39mins

Name
Class
Date
1.

Để tránh các chỗ gãy trên đường dây, qui luật thiết kế mô tả điều gì?

a)

Khoảng cách tối thiểu giữa các dây dẫn

b)

Phần gối lên nhau tối thiểu giữa các lớp

c)

Bề rộng tối thiểu của dây dẫn

d)

Điện trở tối đa của dây dẫn

2.

Để tránh ngắn mạch giữa các đường dây, qui luật thiết kế mô tả điều gì?

a)

Bề rộng tối thiểu của dây dẫn

b)

Phần gối lên nhau tối thiểu giữa các lớp

c)

Khoảng cách tối thiểu giữa các dây dẫn

d)

Điện dung tối đa của dây dẫn

3.

Để đảm bảo hai lớp gối lên nhau hoàn toàn, qui luật thiết kế mô tả điều gì?

a)

Bề rộng tối thiểu của dây dẫn

b)

Khoảng cách tối thiểu giữa các dây dẫn

c)

Điện trở tối thiểu của lớp

d)

Phần gối lên nhau tối thiểu giữa các lớp

4.

Trong qui luật thiết kế MOSIS, kích thước tối thiểu của tiếp xúc là bao nhiêu?

a)

1λ x 1λ

b)

2λ x 2λ

c)

3λ x 3λ

d)

4λ x 4λ

5.

Theo qui luật thiết kế MOSIS, polysilicon và diffusion chống lấp nhau bao nhiêu ở những nơi cần transistor?

a)

b)

c)

d)

6.

Theo qui luật thiết kế MOSIS, n-well bao quanh transistor PMOS và tránh xa transistor NMOS bao nhiêu?

a)

b)

c)

d)

7.

Kích thước của transistor thường được chỉ ra bằng đại lượng nào?

a)

Diện tích

b)

Chu vi

c)

Tỉ số bề rộng/chiều dài (W/L)

d)

Điện trở

8.

Tại sao transistor PMOS thường rộng hơn transistor NMOS?

a)

Vì điện tử di chuyển chậm hơn lỗ trống

b)

Vì lỗ trống di chuyển chậm hơn điện tử

c)

Vì PMOS có điện áp ngưỡng cao hơn

d)

Vì NMOS có điện trở cao hơn

9.

Loại layout nào được sử dụng phổ biến cho các cell chuẩn trong các hệ thống layout tự động hóa?

a)

Layout ngẫu nhiên

b)

Layout tối ưu

c)

Layout đường khuếch tán (line of diffusion)

d)

Layout hình que

10.

Trong layout cell chuẩn, các đường cấp điện và đất thường được gọi là gì?

a)

Đường tín hiệu

b)

Đường điều khiển

c)

Ray cấp điện (supply rail)

d)

Đường dẫn

11.

Trong layout cell chuẩn, các đường cấp điện và đất thường được gọi là gì?

a)

Đường tín hiệu

b)

Đường điều khiển

c)

Ray cấp điện (supply rail)

d)

Đường dẫn

12.

Phương pháp nhanh nào để lên kế hoạch layout và ước tính diện tích trước khi chuyển đến layout đầy đủ?

a)

Vẽ layout chi tiết

b)

Mô phỏng mạch

c)

Vẽ giản đồ hình que (stick diagram)

d)

Phân tích điện

13.

Đại lượng nào được định nghĩa là khoảng trống đủ để đặt dây dẫn và khoảng cách cần có đến dây dẫn kế tiếp?

a)

Bề rộng dây dẫn

b)

Chiều cao dây dẫn

c)

Bước của rãnh (track pitch)

d)

Diện tích dây dẫn

14.

Vật liệu cơ bản ban đầu cho loại vi mạch tích hợp là gì?

a)

Germanium

b)

Graphene

c)

Silicon

d)

Gallium arsenide

15.

Silicon tinh khiết bao gồm mạng tinh thể nguyên tử mấy chiều?

a)

1-chiều

b)

2-chiều

c)

3-chiều

d)

4-chiều

16.

Silicon là nguyên tố thuộc nhóm nào trong bảng tuần hoàn?

a)

Nhóm III

b)

Nhóm IV

c)

Nhóm V

d)

Nhóm VI

17.

Tại sao silicon tinh khiết dẫn điện kém?

a)

Vì nó có quá ít điện tử

b)

Vì nó có quá nhiều điện tử

c)

Vì tất cả điện tử hóa trị đều tham gia liên kết hóa học

d)

Vì nó không có cấu trúc tinh thể

18.

Quá trình thêm tạp chất vào mạng silicon để tăng tính dẫn điện được gọi là gì?

a)

Oxy hóa

b)

Khử hóa

c)

Kích tạp

d)

Ion hóa

19.

Tạp chất thuộc nhóm V có bao nhiêu điện tử hóa trị?

a)

3

b)

4

c)

5

d)

6

20.

Tạp chất nhóm V được gọi là gì?

a)

Tạp chất nhận

b)

Tạp chất cho

c)

Tạp chất trung tính

d)

Tạp chất lưỡng tính

21.

Bán dẫn loại n được tạo ra bằng cách thêm tạp chất nào vào silicon?

a)

Bo

b)

Nhôm

c)

Arsenic

d)

Gallium

22.

Tạp chất nhóm III có bao nhiêu điện tử hóa trị?

a)

2

b)

3

c)

4

d)

5

23.

Tạp chất nhóm III được gọi là gì?

a)

Tạp chất nhận

b)

Tạp chất cho

c)

Tạp chất trung tính

d)

Tạp chất lưỡng tính

24.

Bán dẫn loại p được tạo ra bằng cách thêm tạp chất nào vào silicon?

a)

Photpho

b)

Arsenic

c)

Bo

d)

Antimon

25.

Bán dẫn loại p được tạo ra bằng cách thêm tạp chất nào vào silicon?

a)

Photpho

b)

Arsenic

c)

Bo

d)

Antimon

26.

Tiếp giáp giữa silicon loại p và silicon loại n được gọi là gì?

a)

Transistor

b)

Tụ điện

c)

Diode

d)

Điện trở

27.

Khi điện áp trên chất bán dẫn loại p lớn hơn điện áp trên chất bán dẫn loại n, diode được phân cực như thế nào?

a)

Phân cực thuận

b)

Phân cực ngược

c)

Không phân cực

d)

Phân cực zener

28.

Cấu trúc MOS được tạo ra bằng cách nào?

a)

Chỉ thêm kim loại lên bề mặt silicon

b)

Chỉ thêm oxide lên bề mặt silicon

c)

Chồng thêm các lớp vật liệu dẫn điện và cách điện lên bề mặt silicon

d)

Chỉ sử dụng tạp chất hóa học

29.

Công nghệ CMOS cho ta mấy loại transistor?

a)

Một loại

b)

Hai loại

c)

Ba loại

d)

Bốn loại

30.

Hai loại transistor trong công nghệ CMOS là gì?

a)

BJT và FET

b)

NMOS và BJT

c)

PMOS và FET

d)

NMOS và PMOS

31.

Transistor MOS hiệu trường còn được gọi là gì?

a)

BJT

b)

Diode

c)

MOSFET

d)

Điện trở

32.

Trong transistor NMOS, các miền dẫn điện được ký hiệu là gì?

a)

p+

b)

n-

c)

n+

d)

p-

33.

Transistor NMOS được xây dựng trên tấm silicon loại nào?

a)

Loại n

b)

Loại p

c)

Cả hai loại

d)

Không có loại nào

34.

Transistor PMOS bao gồm các miền dẫn điện vùng loại nào?

a)

Loại n

b)

Loại p

c)

Cả hai loại

d)

Không có loại nào

35.

Trong transistor, cổng (gate) có vai trò gì?

a)

Cung cấp nguồn điện

b)

Nối đất

c)

Điều khiển dòng điện giữa nguồn và máng

d)

Tạo ra điện áp

36.

Khi cổng của transistor NMOS ở logic 1, transistor ở trạng thái nào?

a)

Tắt (OFF)

b)

Mở (ON)

c)

Không xác định

d)

Cả hai trạng thái

37.

Khi cổng của transistor PMOS ở logic 0, transistor ở trạng thái nào?

a)

Tắt (OFF)

b)

Mở (ON)

c)

Không xác định

d)

Cả hai trạng thái

38.

Ký hiệu nào sau đây thường được dùng cho điện áp cao trong mạch số?

a)

GND

b)

Vss

c)

Vd

39.

ở logic 0, transistor ở trạng thái nào?

a)

Tắt (OFF)

b)

Mở (ON)

c)

Không xác định

d)

Cả hai trạng thái

40.

Ký hiệu nào sau đây thường được dùng cho điện áp cao trong mạch số?

a)

GND

b)

Vss

c)

Vdd

d)

GROUND

41.

Điện áp thấp trong mạch số thường được ký hiệu là gì?

a)

POWER

b)

Vdd

c)

GROUND

d)

POWER

42.

Khi cổng của transistor NMOS ở logic 0, trạng thái của transistor là gì?

a)

ON

b)

OFF

c)

Có thể ON hoặc OFF

d)

Không xác định

43.

Khi cổng của transistor PMOS ở logic 1, trạng thái của transistor là gì?

a)

ON

b)

OFF

c)

Có thể ON hoặc OFF

d)

Không xác định

44.

Cổng logic nào sau đây sử dụng một transistor PMOS và một transistor NMOS?

a)

Cổng NAND

b)

Cổng NOR

c)

Cổng đảo (NOT)

d)

Cổng AND

45.

Khi ngõ vào của cổng NOT ở logic 0, ngõ ra ở mức nào?

a)

0

b)

1

c)

Không xác định

d)

Cả hai mức

46.

Cổng NAND CMOS 2 ngõ vào gồm có mấy transistor NMOS và PMOS?

a)

1 NMOS và 1 PMOS

b)

1 NMOS và 2 PMOS

c)

2 NMOS và 1 PMOS

d)

2 NMOS và 2 PMOS

47.

Trong cổng NAND, các transistor NMOS được mắc với nhau như thế nào?

a)

Song song

b)

Nối tiếp

c)

Hỗn hợp

d)

Không kết nối

48.

Trong cổng NAND, các transistor PMOS được mắc với nhau như thế nào?

a)

Nối tiếp

b)

Song song

c)

Hỗn hợp

d)

Không kết nối

49.

Nếu cả hai ngõ vào của cổng NAND ở mức logic 1, ngõ ra ở mức nào?

a)

1

b)

0

c)

Không xác định

d)

Cả hai mức

50.

Cổng CMOS tĩnh còn được gọi là gì?

a)

Cổng CMOS động

b)

Cổng CMOS bổ trợ

c)

Cổng CMOS truyền

d)

Cổng CMOS hỗn hợp

51.

Cổng CMOS bổ trợ đầy đủ có mấy mạng kéo lên và kéo xuống?

a)

Một mạng kéo lên

b)

Một mạng kéo xuống

c)

Cả mạng kéo lên và mạng kéo xuống

d)

Không có mạng nào

52.

Mạng kéo xuống trong cổng CMOS bổ trợ thường dùng loại transistor nào?

a)

PMOS

b)

NMOS

c)

Cả hai loại

d)

Không có loại nào

53.

Mạng kéo lên trong cổng CMOS bổ trợ thường dùng loại transistor nào?

a)

NMOS

b)

PMOS

c)

Cả hai loại

d)

Không có loại nào

54.

Mạng kéo lên trong cổng CMOS bổ trợ thường dùng loại transistor nào?

a)

NMOS

b)

PMOS

c)

Cả hai loại

d)

Không có loại nào

55.

Khi cả hai mạng kéo lên và kéo xuống đều tắt, ngõ ra ở trạng thái nào?

a)

Logic 0

b)

Logic 1

c)

Tổng trở cao (Z)

d)

Không xác định

56.

Trạng thái ngõ ra nào không mong muốn trong mạch số CMOS?

a)

Logic 0

b)

Logic 1

c)

Tổng trở cao (Z)

d)

Crowbarred (X)

57.

Cổng NOR 2 ngõ vào sử dụng các transistor NMOS mắc với nhau như thế nào?

a)

Nối tiếp

b)

Song song

c)

Hỗn hợp

d)

Không kết nối

58.

Cổng NOR 2 ngõ vào sử dụng các transistor PMOS mắc với nhau như thế nào?

a)

Nối tiếp

b)

Song song

c)

Hỗn hợp

d)

Không kết nối

59.

Cổng phức hợp được tạo thành bằng cách nào?

a)

Chỉ dùng các transistor nối tiếp

b)

Chỉ dùng các transistor song song

c)

Sử dụng tổ hợp các cấu trúc chuyển mạch nối tiếp và song song

d)

Không sử dụng transistor

60.

Hàm logic 푌=(퐴.퐵)+(퐶.퐷)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ còn được gọi là gì?

a)

AND-OR

b)

OR-AND

c)

AND-OR-INVERT-22 (AOI22)

d)

OR-AND-INVERT-22

61.

Đại lượng nào đo độ mạnh của tín hiệu?

a)

Công suất

b)

Điện trở

c)

Điện áp

d)

Điện dung

62.

Loại điện áp nào được xem là nguồn mức cao mạnh nhất?

a)

GND

b)

Vss

c)

Vdd

d)

GROUND

63.

Transistor NMOS truyền mức logic nào mạnh nhất?

a)

1

b)

0

c)

Cả hai mức

d)

Không có mức nào

64.

Transistor PMOS truyền mức logic nào mạnh nhất?

a)

1

b)

0

c)

Cả hai mức

d)

Không có mức nào

65.

Khi transistor NMOS hoặc PMOS được sử dụng riêng lẻ như một chuyển mạch không hoàn hảo, nó còn được gọi là gì?

a)

Chuyển mạch MOS

b)

Chuyển mạch CMOS

c)

Transistor dẫn

d)

Transistor thường

66.

Để có một chuyển mạch truyền cả logic 1 và 0 theo cách chấp nhận được, ta kết hợp transistor PMOS và NMOS như thế nào?

a)

Nối tiếp

b)

Song song

c)

Hỗn hợp

d)

Không kết nối

67.

Ta kết hợp transistor PMOS và NMOS như thế nào?

a)

Nối tiếp

b)

Song song

c)

Hỗn hợp

d)

Không kết nối

68.

Mạch kết hợp song song transistor PMOS và NMOS còn được gọi là gì?

a)

Cổng logic

b)

Cổng truyền (transmission gate)

c)

Cổng đảo

d)

Cổng phức hợp

69.

Cổng truyền cần mấy ngõ vào điều khiển?

a)

Một ngõ vào

b)

Hai ngõ vào

c)

Ba ngõ vào

d)

Bốn ngõ vào

70.

Các cổng CMOS bổ trợ có hoạt động phụ thuộc vào kích thước vật lý của các transistor không?

a)

b)

Không

c)

Phụ thuộc một phần

d)

Không xác định

71.

Tại sao các cổng CMOS bổ trợ có tiêu tán công suất tĩnh thấp?

a)

Do điện áp cao

b)

Do điện áp thấp

c)

Do không có đường dẫn giữa logic 1 và logic 0

d)

Do kích thước transistor lớn

72.

Để xây dựng các chức năng không đảo, ta thường dùng bao nhiêu tầng cổng đảo?

a)

Một tầng

b)

Nhiều tầng

c)

Không cần cổng đảo

d)

Tùy thuộc vào thiết kế

73.

Mạch chốt D sử dụng mấy mạch ghép kênh 2 ngõ vào?

a)

Một mạch

b)

Hai mạch

c)

Ba mạch

d)

Không có mạch nào

74.

Mạch chốt D sử dụng mấy cổng đảo?

a)

Một cổng

b)

Hai cổng

c)

Ba cổng

d)

Không có cổng nào

75.

Khi CLK của mạch chốt D ở mức logic 1, mạch chốt ở trạng thái nào?

a)

Không trong suốt

b)

Trong suốt

c)

Không xác định

d)

Cả hai trạng thái

76.

Khi CLK của mạch chốt D ở mức logic 0, mạch chốt làm gì?

a)

Trong suốt

b)

Lưu giữ trạng thái hiện hành

c)

Đảo ngõ ra

d)

Không hoạt động

77.

Flip-Flop kích cạnh được xây dựng bằng cách kết hợp mấy mạch chốt nhạy mức?

a)

Một mạch chốt

b)

Hai mạch chốt

c)

Ba mạch chốt

d)

Không có mạch chốt nào

78.

Trong flip-flop kích cạnh, tầng chốt đầu tiên được gọi là gì?

a)

Tớ (Slave)

b)

Chủ (Master)

c)

Cả hai tên

d)

Không có tên nào