Font size
Worksheetsasereje1delaeso
Total questions: 69
Worksheet time: 49mins
Que valor binario tendrán las señales de control de la alu (ALUctrl) al ejecutar una instrucción and?
(a)
Que valor binario tendrán las señales de control de la alu (ALUctrl) al ejecutar una instrucción or?
(a)
En un diseño monociclo todas las instrucciones se ejecutan en un unico ciclo, por lo que el tiempo de ciclo vendra determinado por la instruccion mas rapida
Verdadero
Falso
Cuando dos instrucciones son de distinto tipo, no hay practicamente ningun parecido entre ellas.
Falso
Verdadero
Que valor binario tendrán las señales de control de la alu (ALUctrl) al ejecutar una instrucción beq?
(a)
Que señal de control indica cuando esta activa, que el valor de la posición de memoria designada por la dirección debe ser remplazado por el valor de la entrada de datos en la memoria de datos?
(a)
Que señal de control indica cuando no esta activa, que el segundo operando de la ALU proviene del segundo registro leido del banco de registro?
(a)
Si ocurre un fallo en el diseño monociclo y la señal de control RegDst permanece siempre a 0, ¿Que instrucciones siguen funcionando y cuales no?
Lw,Sub,And,Or Funcionan y las otras no
Sw,Beq,J funcionan mientras las otras no.
Add,or,and,sub funcionan mientras la otras no.
Que señal de control indica, cuando no esta activa que el valor de entrada del banco de registros proviene de la ALU?
(a)
Todas las memorias del camino de datos necesitan señales de control de lectura y escritura
Verdadero
Falso
En el diseño monociclo, la instruccion que mas tiempo necesita para ejecutarse completamente suele ser la addu.
Falso
Verdadero
Del diseño del procesador dependen factores clave para el rendimiento de la maquina como el tiempo de ciclo o el numero de ciclos por instruccion.
Verdadero
Falso
La ALU del diseño monociclo solo necesita ser capaz de ejecutar 5 operaciones a pesar de que el numero de instrucciones distintas que usan la ALU es mayor.
Verdadero
Falso
Que valor binario tendrán las señales de control de la alu (ALUctrl) al ejecutar una instrucción slt?
(a)
Los componentes del MIPS pueden dividirse en dos tipos: los elementos que contienen el estado de la maquina y los elementos que operan con los datos.
Verdadero
Falso
Las instrucciones son almacenadas en un banco de registros que es, en cada ciclo, en cada ciclo, el componente que se encarga de proporcionar al resto del procesador la instrucción que corresponde a una determinada direccion
Falso
Verdadero
Que valor binario tendrán las señales de control de la alu (ALUctrl) al ejecutar una instrucción lw?
(a)
Que señal de control indica cuando esta activa que el segundo operando de la ALU son los 16 bits de menor peso de la instrucción con el signo extendido
(a)
Que señal de control indica cuando esta activa que el registro destino se debe actualizar con el valor a escribir?
(a)
Que señal de control indica cuando no esta activa que el identificador del registro destino viene determinado por el campo rt?
(a)
El valor máximo del periodo de la señal de reloj esta determinado por el retardo de la lógica combinacional que debe actuar entre dos flancos de la señal de reloj
Falso
Verdadero
El banco de registros del MIPS permite la lectura de dos registros de forma simultanea
Verdadero
Falso
Para escribir un valor en el banco de registros hacen falta dos entradas, una para proporcionar el valor y otra para identificar el numero del registro en el que se va a escribir
Verdadero
Falso
Por medio de que señal o señales de control y con que valor se indica que el primer operando de la ALU es el registro A?
(Respuesta: <nombre de la señal>=<número>. Ej. LeerMem=0)
(nombres de señales: LeerMem, EscrMem, MemaReg, EscrIR, EscrPC, EscrPCCond, EscrEPC, EscrCausa, FuentePC, ALUop, SelALUA, SelALUB, EscrReg, RegDest, IoD)
(a)
La implementación multiciclo del MIPS requiere unidades de memoria separadas para instrucciones y datos
Falso
Verdadero
Por medio de que señal o señales de control y con que valor se indica que el segundo operando de la ALU son los 16 bits de menor peso del registro IR con el signo extendido?
(Respuesta: <nombre de la señal>=<número>. Ej. LeerMem=0)
(nombres de señales: LeerMem, EscrMem, MemaReg, EscrIR, EscrPC, EscrPCCond, EscrEPC, EscrCausa, FuentePC, ALUop, SelALUA, SelALUB, EscrReg, RegDest, IoD)
(a)
La acción básica que el MIPS debe realizar cuando ocurre una excepción es guardar la dirección de la instrucción causante y transferir el control al sistema operativo
Verdadero
Falso
A que estado de la unidad de control implementada como una Maquina de Moore se corresponde la carga de instrucciones?
(a)
Al usar la unidad de control microprogramada, ¿qué campo y con qué valor provoca que la ALU efectúe una resta?
(Respuesta: <nombre de campo><espacio>=<espacio><valor>. Ej. Control ALU = Add)
(Campos: Control ALU, Etiqueta, Fuente1, Fuente2, Control de registros, Memoria, Control EscrPC, Secuenciación)
(Contenido de los campos: Add, Subt, Func Code, PC, A, B, 4, Extend, Read, Write ALU, Write MDR, Read PC, Read, ALU, Write ALU, ALU, SalidaALU-cond, Jump Address, Seq, Fetch, Dispatch i)
(a)
Al usar la unidad de control microprogramada, ¿qué campo y con qué valor provoca que se escriba en el banco de registros utilizando el campo rt del registro IR como número de registro y el contenido del registro MDR como dato?
(Respuesta: <nombre de campo><espacio>=<espacio><valor>. Ej. Control ALU = Add)
(Campos: Control ALU, Etiqueta, Fuente1, Fuente2, Control de registros, Memoria, Control EscrPC, Secuenciación)
(Contenido de los campos: Add, Subt, Func Code, PC, A, B, 4, Extend, Read, Write ALU, Write MDR, Read PC, Read, ALU, Write ALU, ALU, SalidaALU-cond, Jump Address, Seq, Fetch, Dispatch i)
(a)
¿Por medio de qué señal o señales de control y con qué valor se indica que el segundo operando de la ALU son los 16 bits de menor peso del registro IR con el signo extendido y desplazados dos bits a la izquierda?
(Respuesta: <nombre de la señal>=<número>. Ej. LeerMem=0)
(nombres de señales: LeerMem, EscrMem, MemaReg, EscrIR, EscrPC, EscrPCCond, EscrEPC, EscrCausa, FuentePC, ALUop, SelALUA, SelALUB, EscrReg, RegDest, IoD)
(a)
¿A qué estado de la unidad de control implementada como una Máquina de Moore se corresponde la escritura en registro de las instrucciones de tipo R?
(a)
En una implementación multiciclo del MIPS las instrucciones se dividen en una serie de pasos, tardando cada paso un ciclo de reloj en ejecutarse
Verdadero
Falso
En las etapas de carga y decodificación de instrucciones solo pueden realizarse tareas aplicables a cualquier tipo de instrucción porque todavía no se conoce con que instrucción se esta tratando
Falso
Verdadero
Una unidad de control implementada usando un autómata de Moore genera las salidas de control mas rápido que si se hubiera implementado usando un autómata de Mealy?
Verdadero
Falso
Tanto las interrupciones como las excepciones producen cambios inesperados en el flujo normal de ejecución de las instrucciones
Verdadero
Falso
Al usar la unidad de control microprogramada, ¿qué campo y con qué valor provoca que ALU que se regrese a la primera microsinstruccion para el inicio de una nueva instruccion?
(Respuesta: <nombre de campo><espacio>=<espacio><valor>. Ej. Control ALU = Add)
(Campos: Control ALU, Etiqueta, Fuente1, Fuente2, Control de registros, Memoria, Control EscrPC, Secuenciación)
(Contenido de los campos: Add, Subt, Func Code, PC, A, B, 4, Extend, Read, Write ALU, Write MDR, Read PC, Read, ALU, Write ALU, ALU, SalidaALU-cond, Jump Address, Seq, Fetch, Dispatch i)
(a)
A que estado de la unidad de control implementada como una Maquina de Moore se corresponde la escritura en registro de las instrucciones de tipo load?
(a)
La instruccion add $t1, $t2, $t3, lee los registros $t1 y $t2, opera con ellos usando la ALU y luego almacena el resultado en el registro $t3
Falso
Verdadero
Que valor binario tendrán las señales de control de la alu (ALUctrl) al ejecutar una instrucción sw?
(a)
Que valor binario tendrán las señales de control de la alu (ALUctrl) al ejecutar una instrucción sub?
(a)
Las instrucciones de carga y almacenamiento no necesuitan utilizar la ALU
Verdadero
Falso
El diseño del camino de datos de un procesador es totalmente independiente de la arquitectura del repertorio de instrucciones
Verdadero
Falso
La sincronización por flanco permite que durante un único ciclo de reloj se pueda leer el contenido de un registro, operar sobre el valor usando un circuito combinacional y escribir el resultado en ese mismo registro
Verdadero
Falso
El camino de datos mas sencillo posible para el MIPS es un diseño monociclo en el que ningun elemento puede utilizarse mas de una vez por instruccion
Verdadero
Falso
Para calcular la dirección de destino de un salto incondicional se reemplazan los 28 bits de menor peso del PC con los 26 bits de menor peso de la instrucción desplazados 2 bits a la izquierda
Verdadero
Falso
Que valor binario tendrán las señales de control de la alu (ALUctrl) al ejecutar una instrucción add?
(a)
Al contrario que la implementacion monociclo, la implementacion multiciclo del MIPS permite que una unidad funcional pueda ser utilizada mas de una vez por una instruccion dentro de un mismo ciclo de reloj
Verdadero
Falso
Al usar la unidad de control microprogramada, ¿qué campo y con qué valor provoca que la ALU efectúe la operacion indicada por el campo funcion de la instruccion?
(Respuesta: <nombre de campo><espacio>=<espacio><valor>. Ej. Control ALU = Add)
(Campos: Control ALU, Etiqueta, Fuente1, Fuente2, Control de registros, Memoria, Control EscrPC, Secuenciación)
(Contenido de los campos: Add, Subt, Func Code, PC, A, B, 4, Extend, Read, Write ALU, Write MDR, Read PC, Read, ALU, Write ALU, ALU, SalidaALU-cond, Jump Address, Seq, Fetch, Dispatch i)
(a)
Dado que el diseño estudiado usa sincronización por flanco, se puede leer el contenido de un registro que se vaya a escribir ya que el nuevo valor no será accesible hasta el siguiente ciclo de reloj
Verdadero
Falso
Por medio de que señal o señales de control y con que valor se indica que la direccion de un salto incodicional desplazada 2 bits a la izquierda y concatenada con los bits de mayor peso del PC+4 se envia para su escritura en el PC?
(Respuesta: <nombre de la señal>=<número>. Ej. LeerMem=0)
(nombres de señales: LeerMem, EscrMem, MemaReg, EscrIR, EscrPC, EscrPCCond, EscrEPC, EscrCausa, FuentePC, ALUop, SelALUA, SelALUB, EscrReg, RegDest, IoD)
(a)
Por medio de que señal o señales de control y con que valor se indica que el identificador del registro destino viene determinado por el campo rd?
(Respuesta: <nombre de la señal>=<número>. Ej. LeerMem=0)
(nombres de señales: LeerMem, EscrMem, MemaReg, EscrIR, EscrPC, EscrPCCond, EscrEPC, EscrCausa, FuentePC, ALUop, SelALUA, SelALUB, EscrReg, RegDest, IoD)
(a)
Por medio de que señal o señales de control y con que valor se indica que el segundo operando de la ALU es el registro B?
(Respuesta: <nombre de la señal>=<número>. Ej. LeerMem=0)
(nombres de señales: LeerMem, EscrMem, MemaReg, EscrIR, EscrPC, EscrPCCond, EscrEPC, EscrCausa, FuentePC, ALUop, SelALUA, SelALUB, EscrReg, RegDest, IoD)
(a)
La longitud del ciclo de reloj viene determinada por la mas larga de las operaciones que pueden realizarse en un ciclo
Verdadero
Falso
El control micro programado utiliza una representación en forma de programa
Verdadero
Falso
Al usar la unidad de control microprogramada, ¿qué campo y con qué valor provoca que se lea de memoria usando el PC como direccion y se escriba el resultado en el registro IR?
(Respuesta: <nombre de campo><espacio>=<espacio><valor>. Ej. Control ALU = Add)
(Campos: Control ALU, Etiqueta, Fuente1, Fuente2, Control de registros, Memoria, Control EscrPC, Secuenciación)
(Contenido de los campos: Add, Subt, Func Code, PC, A, B, 4, Extend, Read, Write ALU, Write MDR, Read PC, Read, ALU, Write ALU, ALU, SalidaALU-cond, Jump Address, Seq, Fetch, Dispatch i)
(a)
Muchos sistemas de microprogramación optan por la legibilidad en lugar de por formatos mas complejos que eviten incosistencias
Verdadero
Falso
A que estado de la unidad de control implementada como una Maquina de Moore se el tratamiento de las excepciones por desbordamiento?
(a)
En el diseño multiciclo del MIPS, cada instrucción necesita un mínimo de cinco ciclos de reloj para ejecutarse
Verdadero
Falso
Si hay espacio para almacenar el control, las instrucciones nuevas no tienen coste adicional
Falso
Verdadero
Para interpretar correctamente la maquina de estados finitos que representa la unidad de control, toda señal que no este explícitamente activada en una transición se considera como indeterminada
Falso
Verdadero
Si se produce un fallo de pagina mientras se esta ejecutando un proceso, se aborta la ejecucion
Falso
Verdadero
¿Por que se llaman DDR las memorias?
No tienen ningún significado es una marca comercial
Porque son capaces de hacer dos transferencias por ciclo
Porque usan DRAMS
Porque son el doble de rápidas de las que no son DDR
Todas las paginas son "activas" en tanto que pertenecen a procesos que estan en ejecucion o en espera
Verdadero
Falso
Una direccion de comienzo de bloque de memoria tiene que estar alineada a palabra
Falso
Verdadero
La politica Write Allocate es mas adecuada con la politica Write Through mientras que la politica Write no Allocate es mas adecuada con la politica Write Back
Falso
Verdadero
La política de escritura cache Write Through significa que cuando hay que escribir en una dirección de memoria, si ocurre un fallo de cache, se escribe directamente en memoria
Falso
Verdadero
La politica Write Allocate es mas adecuada con la politica Write Back mientras que la politica Write No Allocate es mas adecuada con la politica Write Through
Verdadero
Falso
La politica de escritura cache Write Allocate significa que cuando hay que escribir en una direccion de memoria, si el bloque esta en la cache entonces ocurre un acierto, si no entonces ocurre un fallo
Falso
Verdadero
