WorksheetsKTMT c4.1
Total questions: 36
Worksheet time: 18mins
Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:
Tag, Line, Word
Tag, Word, Line
Tag, Line
Tag, Word
Cho chip nhớ cơ bản 16M x 8 bít, yêu cầu xây dựng mô đun nhớ SRAM 128M x 8 bít. Người xây dựng cần chọn:
8 chíp nhớ (A0-A23, D0-D7), 1 bộ giải mã 3-8 (A24, A25, A26), OE, WE;
8 chíp nhớ (A0-A23, D0-D8), 2 bộ giải mã 2-4 (A24, A25, A26), WE;
8 chíp nhớ (A0-A24, D0-D8), 3 bộ giải mã 2-4 (A25, A26, A27), OE, WE;
8 chíp nhớ (A0-A23, D0-D3), 1 bộ giải mã 3-8 (A24, A25, A26), OE, WE;
Đối với hệ thống nhớ, có các kiểu vật lý của bộ nhớ như sau:
Bộ nhớ bán dẫn, bộ nhớ từ, bộ nhớ quang
Bộ nhớ từ, RAM, bộ nhớ cache
Bộ nhớ quang, bộ nhớ cache, bộ nhớ từ
Bộ nhớ bán dẫn, bộ nhớ từ, bộ nhớ cache
Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là SAI?
Bộ nhớ chính chia thành các line nhớ
Kích thước line bằng kích thước block
Bộ nhớ chính chia thành các block nhớ
Cache chia thành các line nhớ
Cho chip nhớ cơ bản 16M x 8 bít, yêu cầu xây dựng mô đun nhớ SRAM 128M x 8 bít. Người xây dựng cần chọn:
8 chíp nhớ (A0-A23, D0-D3), 1 bộ giải mã 3-8 (A24, A25, A26), OE, WE;
8 chíp nhớ (A0-A24, D0-D8), 3 bộ giải mã 2-4 (A25, A26, A27), OE, WE;
8 chíp nhớ (A0-A23, D0-D7), 1 bộ giải mã 3-8 (A24, A25, A26), OE, WE;
8 chíp nhớ (A0-A23, D0-D8), 2 bộ giải mã 2-4 (A24, A25, A26), WE;
Khi truy nhập cache, xét ánh xạ liên kết hoàn toàn, phát biểu nào sau đây là SAI?
Mỗi block có thể ánh xạ vào một line bất kỳ
Mỗi block có thể ánh xạ vào một line bất kỳ trong tám line xác định
Mỗi block không chỉ được ánh xạ vào một trong bốn line xác định
Mỗi block không chỉ được ánh xạ vào một line duy nhất
Các kiểu bộ nhớ ngoài gồm:
Băng từ, đĩa quang, đĩa từ, flash disk;
Băng từ, đầu đĩa quang, đĩa từ, flash disk;
Đĩa quang, đĩa từ, RAM, ROM;
Flash disk, CD ROM, DVD, USB
Đối với các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:
LFU là thuật toán thay đi block truy nhập gần đây ít nhất
FIFO là thuật toán thay đi block cũ nhất trong các block hiện nay
Random là thuật toán thay đi byte ngẫu nhiên
LRU là thuật toán thay đi block có tần suất truy nhập ít nhất
Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
14, 10, 3
14, 11, 2
12, 10, 5
13, 10, 4
Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:
Ngẫu nhiên, FIFO, LFU, LTU
Ngẫu nhiên, LIFO, LTU, LVU
Ngẫu nhiên, LIFO, LRU, LFU
Ngẫu nhiên, FIFO, LRU, LFU
Cho chip nhớ cơ bản 4K x 8 bít, yêu cầu xây dựng mô đun nhớ ROM 32K x 16 bít. Người xây dựng cần chọn:
16 chíp nhớ (A0-A11, D0-D7), 1 bộ giải mã 1-2 (A14), 2 bộ giải mã 2-4 (A12, A13), OE; (1)
16 chíp nhớ (A0-A11, D0-D7), 1 bộ giải mã 3-8 (A12, A13, A14), OE; (2)
16 chíp nhớ (A0-A11, D0-D8), 1 bộ giải mã 1-2 (A15, A14), 2 bộ giải mã 2-4 (A12, A13), WE; (3)
Hoặc (1) Hoặc (2);
Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:
CPU nhận dữ liệu trực tiếp từ bộ nhớ chính theo line
Dữ liệu được truyền giữa CPU và cache theo đơn vị từ nhớ
Dữ liệu đọc từ bộ nhớ ngoài theo khối dữ liệu vào cache
Dữ liệu được truyền từ CPU vào cache theo đơn vị khối nhớ
Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là SAI?
Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính (3)
Hoặc (1) Hoặc (2)
Write through: ghi đồng thời vào cả cache và bộ nhớ chính (1)
Write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính (2)
Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:
Bộ nhớ chính có tốc độ nhanh hơn cache
Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài
Cache có thể được đặt trên cùng chip với CPU
Cache không được đặt trên cùng chip với CPU
Cho chip nhớ cơ bản 16K x 8 bít, yêu cầu xây dựng mô đun nhớ SRAM 128K x 8 bít. Người xây dựng cần chọn:
8 chíp nhớ (A0-A13, D0-D3), 1 bộ giải mã 3-8 (A14, A15, A16), OE;
8 chíp nhớ (A0-A14, D0-D8), 3 bộ giải mã 2-4 (A15, A16, A17), OE, WE;
8 chíp nhớ (A0-A13, D0-D7), 1 bộ giải mã 3-8 (A14, A15, A16), OE, WE;
8 chíp nhớ (A0-A13, D0-D8), 2 bộ giải mã 2-4 (A14, A15, A16), WE;
Cho chip nhớ cơ bản 4M x 8 bít, yêu cầu xây dựng mô đun nhớ ROM 16M x 8 bít. Người xây dựng cần chọn:
4 chíp nhớ (A0-A21, D0-D8), 1 bộ giải mã 2-4 (A22, A23), WE;
4 chíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), OE;
4 chíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), WE;
4 chíp nhớ (A0-A21, D0-D7), 1 bộ giải mã 2-4 (A22, A23), OE;
Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
12, 12, 3
11, 14, 2
11, 13, 3
12, 13, 4
Trong máy tính, kỹ thuật thực hiện bộ nhớ ảo là:
Kỹ thuật phân trang, kỹ thuật phân đoạn
Kỹ thuật phân đoạn, kỹ thuật phân mảnh
Kỹ thuật phân trang, kỹ thuật phân mảnh
Kỹ thuật phân hoạch; kỹ thuật phân đoạn
Cho chip nhớ cơ bản 4K x 8 bít, yêu cầu xây dựng mô đun nhớ SRAM 16K x 8 bít. Người xây dựng cần chọn:
4 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 2-4 (A12, A13), WE;
4 chíp nhớ (A0-A11, D0-D7), 1 bộ giải mã 2-4 (A12, A13), OE, WE;
4 chíp nhớ (A0-A11, D0-D8), 1 bộ giải mã 2-4 (A12, A13), WE;
4 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 2-4 (A12, A13), OE, WE;
Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
14, 10, 3
14, 11, 2
13, 10, 4
12, 10, 5
Khi truy nhập cache, xét ánh xạ liên kết tập hợp, phát biểu nào sau đây là SAI?
Mỗi block chỉ được ánh xạ duy nhất vào một tập line xác định
Mỗi block chỉ ánh xạ vào một line duy nhất trong một tập line xác định
Mỗi block không chỉ được ánh xạ vào một line duy nhất
Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
Khi CPU truy nhập một từ nhớ của bộ nhớ chính mà từ đó đang có trong cache thì được gọi là:
Hit cache
Cache miss
Miss cache
Cache hit
Khi truy nhập cache, xét ánh xạ liên kết tập hợp, phát biểu nào sau đây là đúng:
. Mỗi block có thể ánh xạ vào một line duy nhất trong một tập line xác định
Mỗi block chỉ được ánh xạ vào một line duy nhất
Mỗi block có thể ánh xạ vào một line bất kỳ
Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác địn
Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
13, 8, 5
14, 8, 6
13, 7, 6
14, 7, 5
Xét bộ nhớ cache, có các kỹ thuật ánh xạ địa chỉ sau đây:
Liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp
Trực tiếp, liên kết hoàn toàn, liên kết tập hợp
Liên kết tập hợp, liên kết phần tử, gián tiếp
Trực tiếp, liên kết phần tử, liên kết gián đoạ
Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là
Tag, Word
Tag, Line
Tag, Word, Line
Tag, Line, Word
Cho chip nhớ cơ bản 4K x 4 bít, yêu cầu xây dựng mô đun nhớ SRAM 32K x 16 bít. Người xây dựng cần chọn:
32 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 3-8 (A12, A13, A14), 2 bộ giải mã 2-4 (A12, A13), OE, WE;(2)
32 chíp nhớ (A0-A11, D0-D8), 1 bộ giải mã 1-2 (A15, A14), 2 bộ giải mã 2-4 (A12, A13), OE, WE;
32 chíp nhớ (A0-A11, D0-D3), 1 bộ giải mã 1-2 (A14), 2 bộ giải mã 2-4 (A12, A13), OE, WE;(1)
Hoặc (1) Hoặc (2);
Cho chip nhớ cơ bản 4M x 8 bít, yêu cầu xây dựng mô đun nhớ SRAM 16M x 8 bít. Người xây dựng cần chọn:
4 cíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), OE, WE;
4 chíp nhớ (A0-A22, D0-D8), 1 bộ giải mã 2-4 (A22, A23), OE, WE;
4 chíp nhớ (A0-A21, D0-D3), 1 bộ giải mã 2-4 (A22, A23), WE;
4 chíp nhớ (A0-A21, D0-D7), 1 bộ giải mã 2-4 (A22, A23), OE, WE
Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng:
Mục thông tin vừa truy nhập thì xác suất lớn là sau đó các mục lân cận được truy nhập
Mục thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận được truy nhập
Mục thông tin vừa truy nhập thì xác suất bé là sau đó các mục lân cận được truy nhập
Thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận không được truy nhập
Đặc điểm của RAID (Redundant Array of Independent Disks) là:
Tập các đĩa cứng vật lý được hệ điều hành máy tính coi như một ổ logic duy nhất;
Tập các đĩa cứng vật lý được bộ vi xử lý máy tính coi như một ổ logic duy nhất;
Tập các đĩa cứng vật lý được các phần mềm ứng dụng máy tính coi như một ổ logic duy nhất;
Tập các đĩa cứng logic được hệ điều hành máy tính coi như một ổ vật lý duy nhất;
Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ vi xử lý phát ra để truy nhập cache là:
13, 11, 2
24, 4
24, 2
12, 12, 2
Cache hoạt động nhờ vào:
Nguyên lý điều khiển đọc dữ liệu
Nguyên lý định vị tham số bộ nhớ
Nguyên lý điều khiển ghi dữ liệu
Nguyên lý hoạt động của máy tính
Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:
Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính (2)
Hoặc (1) hoặc (2)
Write back: ghi đồng thời vào cả cache và bộ nhớ chính (1)
Write back: ghi đồng thời vào cả cache và bộ nhớ chính (3)
Khi truy nhập cache, xét ánh xạ trực tiếp, phát biểu nào sau đây là đúng:
Mỗi block chỉ được ánh xạ vào một line duy nhất
Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
Mỗi block có thể ánh xạ vào một line bất kỳ
Mỗi block chỉ được ánh xạ vào một trong bốn line xác định
Đối với các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:
LIFO là thuật toán thay đi block cũ nhất trong các block hiện nay (2)
LRU là thuật toán thay đi block có tần suất truy nhập ít nhất (1)
Cả (1), (2) và (3) đều đúng.
LVU là thuật toán thay đi block truy nhập gần đây ít nhất (3)
Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:
Word -> Set -> Tag
Word -> Tag -> Set
Set -> Word -> Tag
Set -> Tag -> Word
