NEW
Font size
Worksheetsспз 4
Total questions: 31
Worksheet time: 16mins
В логической схеме, показанной на рис.А2. 5, A = 1, B = 1, C = 1 и D = 1.Тогда выходы X и Y будут:
X = 1 и Y = 0
X = 0 и Y = 0
X = 0 и Y = 1
Логическое устройство, показанное на рис.А2. 6:
маломощное устройство TTL Шоттки.
стандартное устройство TTL
низкоскоростное логическое устройство CMOS
Метод кодирования данных, используемый в шине ARINC 429, известен как:
биполярное возвращение к нулю
универсальный асинхронный последовательный
синхронный двоичный кодированный десятичный.
Классификация программного обеспечения уровня С-это классификация, в которой сбой может привести к:
незначительным травмам пассажиров или экипажа.
потери воздушного судна
смертельным травмам пассажиров или экипажа
Расположение логических элементов, показанное на рис.А2. 9, приведет к:
И логической функции
ИЛИ логической функции
Логической функции NAND
Логическая схема, показанная на рис.А2. 10, является:
двух - четырехстрочный декодер
двух - четырехстрочный кодер
двух - двухстрочный мультиплексор
Группа битов, передаваемых одновременно, называется:
параллельные данные
тактовый сигнал
последовательные данные.
Логическое устройство, показанное на рис.А2. 11:
восьмистрочный кодер
четырех - трехстрочный кодер
четырех - восьмистрочный мультиплексор.
Для того, чтобы создать элемент И из элемента ИЛИ-НЕ, вам потребуется:
инвертировать каждый из входов
инвертировать выходной сигнал
инвертировать выход и каждый из входов.
Таблица истинности, показанная на рис.А2. 13, предназначена для:
элемента И-НЕ.
элемента ИЛИ
элемента НИ
Если один дисплей EICAS выходит из строя:
оставшаяся ЭЛТ будет отображать первичные данные EICAS
CDU FMS будет отображать сбойные данные ЭЛТ
резервная ЭЛТ автоматически примет на себя управление
Базовое слово данных ARINC 429 имеет длину:
32 бита.
8 бит
16 бит
На рис.А2. 14 показано расположение логических элементов. Для того, чтобы X и Y были в логике 1:
все входные данные должны быть в логике 0
все входные данные должны быть на уровне логики 1
входы B и C должны находиться на уровне логики 1
Поле данных BCD ARINC 429 содержится в битах:
11-29
1-8
1-10
Создание двунаправленной линии связи в системе ARINC 429:
требуется два соединения шины данных
требуется только одно подключение к шине данных
требуется четыре подключения к шине данных.
Двоичное число 10100111 эквивалентно:
167 десятичных знаков
107 десятичных знаков
147 десятичных знаков
Восьмеричное число 127 эквивалентно:
1010111 двоичный код
1001011 двоичный код
1101001 двоичный код
Преимуществом АЦП с двойным наклоном является:
врожденная способность подавлять шум
быстрое время преобразования
способность работать без часов
Выход Q бистабильного R-S находится в логике 0.Это означает, что бистабильный:
сброс
установите
в высокоимпедансное состояние
В аналого-цифровом преобразователе входное напряжение:
может непрерывно изменяться уровень напряжения
может иметь два возможных уровня напряжения
может иметь только один фиксированный уровень напряжения
Шестнадцатеричный эквивалент двоичного числа 10110011 равен:
B3
31
113
Таблица истинности, показанная на рис.А2. 16, предназначена для:
элемента NOR
элемента NAND
элемента исключающее ИЛИ
Метод, используемый в современных самолетах для сообщения о неисправностях в полете наземной станции инженерного и мониторинга, заключается в следующем:
ACARS
TCAS II
TAWS
Логическая схема, показанная на рис.А2. 17, эквивалентна:
элемента И
элемента ИЛИ
элемента NAND
Денарное число 63 эквивалентно двоичному числу:
111111
11011
110111
Двоичное число 10010011 эквивалентно шестнадцатеричному числу:
93
B3
C3
Логическое устройство, показанное на рис.А2. 19:
четырех двухвходовой элемент NAND
четыре двухвходовой элемент NOR
тройной трехвходовой элемент NOR
Какое из следующих значений дает диапазон значений, которые могут быть обозначены байтом без знака:
от 0 до 255
от -128 до +127
от 0 до 65 535
В коде VHDL логический тип данных может иметь значения:
ЛОЖЬ и ИСТИНА
0 и 1
низкий и высокий
При X = 011 и Y = 110 выражение VHDL X, А НЕ Y) будет вычисляться как:
001
110
010
Какой из перечисленных ниже дает порядок приоритета операторов VHDL (самый высокий первый):
сдвиг; реляционная; логика.
логический; реляционный; сдвиг
реляционный; логический; сдвиг
