NEW
Font size
WorksheetsChương 5
Total questions: 71
Worksheet time: 36mins
đối với bộ nhớ ROM, phát biểu nào sau đây là sai
có tất cả 5 loại ROM
là loại bộ nhớ khả biến
là nơi chứa các chương trình hệ thống (BIOS)
là nơi chưa các vi chương trình
đối với bộ nhớ ROM, phát biểu nào sau đây là đúng
có thể dùng điện để xoá PROM
PROM là loại ROM có thể xoá và ghi lại nhiều lần
EPROM là loại ROM có thể xoá và ghi lại nhiều lần
có thể dùng điện để xoá EPROM
đối với bộ nhớ RAM, phát biểu nào sau đây là sai
là loại bộ nhớ không khả biến
là nơi lưu giữ thông tin tạm thời
có 2 loại RAM
là bộ nhớ đọc/ghi tuỳ ý
đối với bộ nhớ RAM, phát biểu nào sau đây là đúng
là loại bộ nhớ không khả biến
RAM là viết tắt của: Read Access Memory
SRAM được chế tạo từ các tụ điện
là nơi lưu giữ thông tin mà máy tính đang xử lý
đối với bộ nhớ ROM, phát biểu nào sau đây là đúng
a: được chế tạo từ mạch lật
b: được chế tạo từ transistor
c: được chế tạo từ diode
cả b và c
đối với bộ nhớ RAM, phát biểu nào sau đây là sai
DRAM được chế tạo từ mạch lật
DRAM được chế tạo từ tụ điện
SRAM được chế tạo từ mạch lật
SRAM không cần phải làm tươi
cho chip nhớ SRAM có dung lượng 64K x 4bit, phát biểu nào sau đây là đúng
các đường địa chỉ là A0 -> A15
các đường địa chỉ là D0 -> D15
các đường dữ liệu là A0 -> A3
các đường dữ liệu là D1 -> D8
cho chip nhớ SRAM có dung lượng 16K x 8bit, phát biểu nào sau đây là sai
có 14 đường địa chỉ
có 8 đường dữ liệu
các đường địa chỉ là A0 -> A13
các đường địa chỉ là A0 -> A14
cho chip nhớ SRAM có các tín hiệu A0 -> A13, D0 -> D15, R̅D̅, W̅E̅. phát biểu nào sau đây là sai
dung lượng của chip là 16K x 16 bit
W̅E̅ là tín hiệu điều khiển ghi dữ liệu
R̅D̅ là tín hiệu điều khiển ghi dữ liệu
R̅D̅ là tín hiệuđiều khiển đọc dữ liệu
cho chip nhớ SRAM có các tín hiệu A0 -> A7, D0 -> D7, R̅D̅, W̅E̅. phát biểu nào sau đây là sai
dung lượng của chip là 64K x 8 bit
dung lượng của chip là 8K x 8 bit
R̅D̅ là tín hiệu điều khiển ghi dữ liệu
W̅E̅ là tín hiệu điều khiển đọc dữ liệu
xét về chức năng, hệ thống nhớ máy tính có thể có ở
bên trong bộ xử lý, RAM, đĩa từ
các thanh ghi, bộ nhớ trong, CD-ROM
các thanh ghi, ROM, băng từ
các thanh ghi, bộ nhớ trong, bộ nhớ ngoài
đối với hệ thống nhớ máy tính, có thể có các đơn vị truyền như sau
a: theo từ nhớ
b: theo khối nhớ
cả a và b đều đúng
cả a và b đều sai
xét về các phương pháp truy nhập trong hệ thống nhớ, phát biểu nào sau đây là sai
truy nhập tuần tự đối với bộ nhớ cache
truy nhập liên kết đối với bộ nhớ cache
truy nhập ngẫu nhiên đối với bộ nhớ trong
truy nhập trực tiếp đối với đĩa từ
đối với hệ thống nhớ, có các kiểu vật lý như sau
bộ nhớ từ, RAM, bộ nhớ cache
bộ nhớ bán dẫn, bộ nhớ từ, bộ nhớ cache
bộ nhớ bán dẫn, bộ nhớ từ, bộ nhớ quang
bộ nhớ quang, bộ nhớ cache, bộ nhớ từ
đối với hệ thống nhớ máy tính, phát biểu nào sau đây không phải là đặc trưng vật lý
bộ nhớ khả biến
bộ nhớ không khả biến
bộ nhớ xoá được
bộ nhớ chỉ đọc
xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai
mức thanh ghi là mức trao đổi nhanh nhất
mức thanh ghi là mức trao đổi chậm nhất
mức cache được chia thành 2 mức
mức cache là mức gần thanh ghi nhất
xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng
từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ nhanh dần
từ thanh ghi đến bộ xử lý, tốc độ tăng dần
từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần
từ bộ nhớ trong đến bộ nhớ ngoài cache, tần suất truy nhập giảm dần
SRAM 4K x 8bit
DRAM 4K x 8bit
SRAM 2K x 8bit
DRAM 2K x 8bit
SRAM 8K x 16bit
DRAM 8K x 16bit
SRAM 64M x 16bit
DRAM 64M x 16bit
đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai
chứa các chương trình và dữ liệu dưới dạng thư viện
về nguyên tác, người lập trình có thể can thiệp vào toàn bộ BNC
việc quản lý logic BNC tuỳ thuộc vào từng hệ điều hành
được đánh địa chỉ trực tiếp bởi bộ xử lý
đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là đúng
việc đánh địa chỉ cho BNC tuỳ thuộc vào từng hệ điều hành
BNC do bộ xử lý đánh địa chỉ trực tiếp
có những loại máy tính không có BNC
các ngăn nhớ không tổ chức theo byte
đối với bộ nhớ cache, phát biểu nào sau đây là đúng
cache có thể được đặt trên cùng chip với CPU
bộ nhớ chính có tốc độ nhanh hơn cache
bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài
cache không được đặt trên cùng chip với CPU
đối với bộ nhớ cache, phát biểu nào sau đây là đúng
bộ nhớ ngoài nhận cả khối dữ liệu từ cache
truyền dữ liệu giữa CPU và cache theo đơn vị khối nhớ
truyền dữ liệu giữa CPU và cache theo đơn vị từ nhớ
khi cần, CPU nhận dữ liệu trực tiếp từ bộ nhớ chính
khi CPU truy nhập cache, có 2 khả năng sau
trượt cache, trúng cache
sai cache, đúng cache
trên cache, dưới cache
trong cache, ngoài cache
cache hoạt động nhờ vào nguyên lý
nguyên lý hoạt động của máy tính
nguyên lý điều khiển ghi dữ liệu
nguyên lý điều khiển đọc dữ liệu
nguyên lý định vị tham số bộ nhớ
trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai
bộ nhớ chính chia thành các block nhớ
cache chia thành các line nhớ
bộ nhớ chính chia thành các line nhớ
kích thuóc line bằng kích thước block
xét bộ nhớ cache, mỗi line được gắn thêm Tag là để
xác định block nào của bộ nhớ chính đang ở trong line
xác định cache có dung lượng bao nhiều
xác định line có dung lượng bao nhiêu
xác định cache có bao nhiêu line
xét bộ nhớ cache, có các kỹ thuật ánh xạ địa chỉ sau đây
trực tiếp, liên kết hoàn toàn, liên kết tập hợp
liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp
liên kết tập hợp, liên kết phần tử, gián tiếp
trực tiép, liên kết phần tử, liên kết gián đoạn
trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là
Tag + Word + Line
Tag + Word
Tag + Line + Word
Tag + Line
trong kỹ thuật ánh xạ liên kết trực tiếp, các trường địa chỉ là
Tag + Word + Line
Tag + Word
Tag + Line + Word
Tag + Line
trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là
Tag + Word + Set
Tag + Word
Tag + Set + Word
Tag + Set
cho máy tính có dung lượng bộ nhớ chính 128 MB, cache 64KB, line 8byte, độ dài ngăn nhớ 1byte. trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra dể truy nhập cache là
12+10+5
13+10+4
14+11+2
14+10+3
cho máy tính có dung lượng bộ nhớ chính 256 MB, cache 128KB, line 16byte, độ dài ngăn nhớ 2byte. trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra dể truy nhập cache là
11+13+3
11+14+2
12+13+4
12+12+3
cho máy tính có dung lượng bộ nhớ chính 512 MB, cache 128 KB, line 64 byte, độ dài ngăn nhớ 4byte. trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra dể truy nhập cache là
11+11+5
12+11+4
12+12+3
11+12+4
cho máy tính có dung lượng bộ nhớ chính 256MB, cache 64KB, line 16byte, độ dài ngăn nhớ 4byte. trong trường hợp kỹ thuật ánh xạ hoàn toàn, dạng địa chỉ do bộ xử lý phát ra dể truy nhập cache là
13+11+2
12+12+2
24+4
24+2
cho máy tính có dung lượng bộ nhớ chính 256MB, cache 128KB, line 32byte, độ dài ngăn nhớ 4byte. trong trường hợp kỹ thuật ánh xạ hoàn toàn, dạng địa chỉ do bộ xử lý phát ra dể truy nhập cache là
13+11+2
14+10+2
23+3
24+2
cho máy tính có dung lượng bộ nhớ chính 128MB, cache 64KB, line 16byte, độ dài ngăn nhớ 1byte, set 4line . trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra dể truy nhập cache là
13+10+4
13+9+5
14+9+4
14+10+4
cho máy tính có dung lượng bộ nhớ chính 512MB, cache 128KB, line 32byte, độ dài ngăn nhớ 2byte, set 4line . trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra dể truy nhập cache là
12+12+4
13+11+4
14+10+4
13+9+6
cho máy tính có dung lượng bộ nhớ chính 256MB, cache 128KB, line 128byte, độ dài ngăn nhớ 4byte, set 8line . trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra dể truy nhập cache là
13+8+5
13+7+6
14+7+5
14+8+6
xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau
line -> Tag -> word
line -> word -> tag
tag -> line -> word
tag -> word -> line
Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau
word -> set -> tag
set -> word -> tag
set -> tag -> word
word -> tag -> set
xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng
a: không thuật toán
b: ánh xạ trực tiếp không có thuật toán thay thế
c: 2 ánh xạ liên kết (hoàn toàn và tập hợp) có 4 thuật toán
cả b và c đều đúng
đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là
ngẫu nhiên, FIFO, LRU, LFU
ngẫu nhiên, LIFO, LRU, LFU
ngẫu nhiên, FIFO, LFU, LTU
ngẫu nhiên, LIFO, LTU, LVU
đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai
a: write through: ghi đồng thời vào cả cache và bộ nhớ chính
b: write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính
cả a và b đều sai
cả a và b đều đúng
đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng
a: write back: ghi đồng thời vào cả cache và bộ nhớ chính
b: write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính
cả a và b đều không đúng
cả a và b đều đúng
đối với các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng
FIFO là thuật toán thay đi block mới nhất trong các block hiện nay
LRU là thuật toán thay đi block có tần suất truy nhập ít nhất
LFU là thuật toán thay đi block truy nhập gần đây ít nhất
tất cả đều sai
đối với các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là sai
FIFO là thuật toán thay đi block cũ nhất trong các block hiện nay
FIFO là thuật toán thay đi block có tần suất truy nhập ít nhất
LRU là thuật toán thay đi block truy nhập gần đây ít nhất
random là thuật toán thay đi block ngẫu nhiên
đối với các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng
LIFO là thuật toán thay đi block cũ nhất trong các block hiện nay
LTU là thuật toán thay đi block có tần suất truy nhập ít nhất
LVU là thuật toán thay đi block truy nhập gần đây ít nhất
tất cả đều sai
đối với các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là sai
thuật toán random cho tỉ lệ cache hit cao nhất
thuật toán LRU cho tỉ lệ cache hit cao nhất
thuật toán FIFO cho tỉ lệ cach hit cao nhất
thuật toán LFU cho tỉ lệ cache hit tương đối cao
hình vẽ là sơ đồ kết nối của 2 IC SRAM
4K x 4bit để có modul nhớ 8K x 4 bit
8K x 4 bit để có modul nhớ 16K x 4 bit
8K x 4 bit để có modul nhớ 8K x 8 bit
4K x 4bit để có modul nhớ 4K x 8bit
hình vẽ là sơ đồ kết nối của 2 IC SRAM
32K x 8 bit để có modul nhớ 32K x 16 bit
16K x 8 bit để có modul nhớ 32K x 8 bit
32K x 4 bit để có modul nhớ 32K x 8 bit
16K x 16bit để có modul nhớ 32K x 16bit
hình vẽ là sơ đồ kết nối của 4 IC SRAM
32K x 8 bit để có modul nhớ 32K x 16 bit
16K x 4 bit để có modul nhớ 32K x 8bit
16K x 4 bit để có modul nhớ 16K x 16bit
32K x 4 bit để có modul nhớ 32K x 16 bit
hình vẽ là sơ đồ kết nối của 4 IC SRAM
4K x 4 bit để có modul nhớ 4K x 8 bit
4K x 2 bit để có modul nhớ 4K x 8 bit
8K x 4 bit để có modul nhớ 8K x 8 bit
8K x 2 bit để có modul nhớ 16K x 2bit
hình vẽ là sơ đồ kết nối của 2 IC SRAM
2K x 4 bit để có modul nhớ 4K x 4 bit
2K x 4 bit để có modul nhớ 4K x 8 bit
2K x 4 bit để có modul nhớ 2K x 8 bit
4K x 4 bit để có modul nhớ 8K x 4 bit
hình vẽ là sơ đồ kết nối của 2 IC SRAM
32K x 8 bit để có modul nhớ 32K x 16 bit
16K x 8 bit để có modul nhớ 32K x 8 bit
32K x 8 bit để có modul nhớ 64K x 16 bit
32K x 8 bit để có modul nhớ 64K x 8 bit
hình vẽ là sơ đồ kết nối của 4 IC SRAM
2K x 8 bit để có modul nhớ 8K x 8 bit
2K x 4 bit để có modul nhớ 8K x 8 bit
1K x 4 bit để có modul nhớ 4K x 4 bit
1K x 4 bit để có modul nhớ 4K x 8 bit
hình vẽ là sơ đồ kết nối của 4 IC SRAM
4K x 8 bit để có modul nhớ 16K x 8 bit
8K x 8 bit để có modul nhớ 32K x 8 bit
8K x 8 bit để có modul nhớ 16K x 8 bit
8K x 16 bit để có modul nhớ 16K x 16 bit
hình vẽ là sơ đồ kết nối 4 IC SRAM
8K x 4 bit để có modul nhớ 16K x 8 bit
8K x 4 bit để có modul nhớ 16K x 4 bit
8K x 8 bit để có modul nhớ 16K x 8 bit
8K x 8 bit để có modul nhớ 16K x 16bit
hình vẽ là sơ đồ kết nối 4 IC SRAM
4K x 4 bit để có modul nhớ 16K x 8 bit
8K x 8 bit để có modul nhớ 8K x 16 bit
8K x 8 bit để có modul nhớ 16K x 8 bit
4K x 4 bit để có modul nhớ 8K x 8 bit
với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là
2m x n bit
2n x m bit
2m x n byte
2n x m byte
với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là
2m x n bit
22n x m bit
22m x n bit
2n x m bit
với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là
22m x n bit
22n x m bit
22m x n byte
22n x m byte
với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là
2m x n bit
22n x m bit
22m x n bit
2n x m bit
đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng
thông tin vừa truy nhập thì xác suất bé là sau đó nó sẽ được truy nhập lại
thông tin vừa truy nhập thì xác suất lớn là sau đó nó sẽ được truy nhập lại
thông tin vừa truy nhập thì sau đó chắc chắn nó sẽ không được truy nhập lại
thông tin vừa truy nhập thì chắc chắn là sau đó nó được truy nhập lại
đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng
mục thông tin vừa truy nhập thì xác suất lớn là sau đó các mục lân cận được truy nhập
mục thông tin vừa truy nhập thì xác suất bé là sau đó các mục lân cận được truy nhập
mục thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận được truy nhập
thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận không được truy nhập
khi truy nhập cache, xét ánh xạ trực tiếp, phát biểu nào sau đây là đúng
mỗi block có thể ánh xạ vào một line bất kỳ
mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
mỗi block chỉ được ánh xạ vào một line duy nhất
mỗi bock chỉ được ánh xạ vào một trong bốn line xác định
khi truy nhập cache, xét ánh xạ liên kết trực tiếp, phát biểu nào sau đây là sai
mỗi block có thể ánh xạ vào một line bất kỳ
mỗi block có thể ánh xạ vào một line bất kỳ trong 8 line xác định
mỗi block chỉ được ánh xạ vào một line duy nhất
mỗi block chỉ được ánh xạ vào một trong 2 line xác định
khi truy nhập cache, xét ánh xạ liên kết hoàn toàn, phát biểu nào sau đây là đúng
mỗi block có thể ánh xạ vào một line bất kỳ
mỗi block có thể ánh xạ vào một line bất kỳ trong 4 line xác định
mỗi block chỉ được ánh xạ vào một line duy nhất
mỗi block chỉ được ánh xạ vào một trong 16 line xác định
khi truy nhập cache, xét ánh xạ liên kết hoàn toàn, phát biểu nào sau đây là sai
mỗi block có thể ánh xạ vào một line bất kỳ
mỗi block có thể ánh xạ vào một line bất kỳ trong 8 line xác định
mỗi block không chỉ được ánh xạ vào một line duy nhất
mỗi block không chỉ được ánh xạ vào một trong 4 line xác định
khi truy nhập cache, xét ánh xạ liên kết tập hợp, phát biểu nào sau đây là đúng
mỗi block có thể ánh xạ vào một line bất kỳ
mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
mỗi block có thể ánh xạ vào một line duy nhất trong một tập line xác định
mỗi block chỉ được ánh xạ vào một line duy nhất
khi truy nhập cache, xét ánh xạ liên kết tập hợp, phát biểu nào sau đây là sai
mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
mỗi block không chỉ được ánh xạ vào một line duy nhất
mỗi block chỉ ánh xạ vào một line duy nhất trong một tập line xác định
mỗi block chỉ được ánh xạ duy nhất vào một tập line xác định
